基于C5单片机技术的时钟课程设计稿报告书.docVIP

基于C5单片机技术的时钟课程设计稿报告书.doc

  1. 1、本文档共19页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
福建工程学院软件学院 题 目: 时钟 班 级: 姓 名: 学 号: 指导老师: 日 期: 2013 年 10 月 11日 目 录 1 摘要 1 2 设计要求 1 2.1 功能需求 1 2.2 设计要求 1 3?硬件设计及描述? 1 3.1??总体描述 1 3.2??系统总体框图? 1 3.3??Proteus电路图 2 3.4??各部分硬件介绍 2 4??软件设计流程及描述? 6 4.1??程序流程图? 6 4.2??函数模块及功能??? 7 4.2.1单片机主控制模块 7 4.2.2数码管显示模块 8 4.2.3 按键模块 9 4.2.4计时模块 10 5??功能实现 11 6?心得体会?? 13 7?源程序 13 1 摘要 众所周知单片机是一种集成在电路芯片,是采用超大规模集成电路技术把具有数据处理能力的中央处理器CPU随机存储器RAM、只读存储器ROM、多种I/O口和中断系统、定时器/计时器等功能(可能还包括显示驱动电路、脉宽调制电路、模拟多路转换器、A/D转换器等电路)集成到一块硅片上构成的一个小而完善的计算机系统。本设计要制作的就是单片机于生活中最为常见的几种应用——时钟。本设计以AT89S52单片机作为核心,可以显示当前的时间,时间也可以人为设定,显示格式为时(两位),分(两位),秒(两位)。设置时间的数值、启动定时器。时钟显示电路由数码管组成, 制作该装置的材料需要有软硬件的支持,硬件方面AT89C51单片机,晶振,电源,数码管。 2 设计要求 2.1 功能需求 在数码管上显示初始时间如12-23-33,从初始设置的时间开始走时,每一秒自动加1,当59秒后自动向分进位、59分后自动向时进位。 通过按键设置时间,按下键1,时钟分加1;按下键2,时钟分减1,。从而实现用按键设置时间的功能。 2.2 设计要求 本次设计的是时钟,本电路是由AT89S52单片机为控制核心,通过按键实现时钟分的自增自减进行时间的设置,在数码管上进行显示。 3?硬件设计及描述? 3.1??总体描述 单片机采用STC90C516RD+,采用MCS-51实验开发板。在实验开发板上,根据功能需求,设定了控制模块由AT89S52单片机为控制核心,具有在线编程功能,低功耗,能在3V超低压工作,选用12MHZ的晶振,使得单片机有合理的运行速度;输入模块由按键控制,设定或调整时间信息;输出模块有数码管显示时间信息,通过对AT89S52单片机的编程控制数码管的显示。 3.2??系统总体框图? 系统总体框图如图3-1所示: 图 3-1 系统总体框图 3.3??Proteus电路图 整体Proteus电路图如下图3-2所示: 图3-2 整体Proteus电路图 3.4??各部分硬件介绍 AT89C51单片机为40引脚双列直插芯片,有四个I/O口P0,P1,P2,P3, MCS-51单片机共有4个8位的I/O口(P0、P1、P2、P3),每一条I/O线都能独立地作输出或输入。18引脚和19引脚接时钟电路,XTAL1接外部晶振和微调电容的一端,在片内它是振荡器倒相放大器的输入,XTAL2接外部晶振和微调电容的另一端,在片内它是振荡器倒相放大器的输出。第9引脚为复位输入端,接上电容,电阻及开关后够上电复位电路,20引脚为接地端,40引脚为电源端。如下图3-3所示: 图3-3AT89C51仿真图 74HC573的八个锁存器都是透明的D 型锁存器,当使能(G)为高时,Q 输出将随数据(D)输入而变。当使能为低时,输出将锁存在已建立的数据电平上。输出控制不影响锁存器的内部工作,即老数据可以保持,甚至当输出被关闭时,新的数据也可以置入。这种电路可以驱动大电容或低阻抗负载,可以直接与系统总线接口并驱动总线,而不需要外接口。特别适用于缓冲寄存器,I/O 通道,双向总线驱动器和工作寄存器。表3-1为74HC573的引脚功能表: 表3-1 74HC573引脚功能表 PIN No 引脚号 SYMBOL符号 NAME AND FUNCTION名称及功能 1 OE 3 State output Enable Input (Active LOW)3态输出使能输入(低电平) 2, 3, 4, 5, 6, 7, 8, 9 D0 to D7 Data Inputs数据输入 12,13,14,15,16,17,18,19 Q0 to Q7 3 State Latch Outputs 3态锁存输出 11 LE Latch Enable Input

文档评论(0)

118books + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档