实验报告-课程中心-广州大学.doc

附表1： 广州大学学生实验报告 开课学院及实验室：物理与电子工程 电子楼317 2015 年 4 月 27日 学 院 物电学院　 年级、专业、班 电子121 　谭文艳 　1219200062 实验课程名称 EDA技术试验　 　 正弦信号发生器设计　 教 师 　 二、实验内容： 图1 波形发生与扫频信号发生器电路结构图 1.实验原理： 如图1所示，完整的波形发生器由4部分组成： 首先是FPGA中的波形发生器控制电路，它通过外来控制信号和高速时钟信号，向波形数据ROM发出地址信号，输出波形的频率由发出的地址信号的速度决定；当以固定频率扫描输出地址时，模拟输出波形是固定频率，而当以周期性时变方式扫描输出地址时，则模拟输出波形为扫频信号。 波形数据ROM中存有发生器的波形数据，如正弦波或三角波数据。当接受来自FPGA的地址信号后，将从数据线输出相应的波形数据，地址变化得越快，则输出数据的速度越快，从而使D/A输出的模拟信号的变化速度越快。波形数据ROM可以由多种方式实现，如在FPGA外面外接普通ROM；由逻辑方式在FPGA中实现；或由FPGA中的EAB模块担当，如利用LPM_ROM实现。相比之下，第1种方式的容量最大，但速度最慢；第2种方式容量最小，但速度最快；第3种方式则兼顾了两方面的因素。 D/A转换器负责将ROM输出的数据转换成模拟信号，经滤波电路后输出。输出波形的频率上限与D/A器件的转换速度有重要关系，本例采用DAC0832器件。 DAC0832是8位D/A转换器，转换周期为1μs，其引脚信号以及与FPGA目标器件典型的接口方式如模式5图所示。其参考电压与＋5V工作电压相接（实用电路应接精密基准电压）。DAC0832的引脚功能简述如下： ILE（PIN 19）：数据锁存允许信号，高电平有效，系统板上已直接连在＋5V上。 WR1、WR2（PIN 2、18）：写信号1、2，低电平有效。 XFER(PIN 17)：数据传送控制信号，低电平有效。 VREF（PIN 8）：基准电压，可正可负，－10V～＋10V。 RFB（PIN 9）：反馈电阻端。 IOUT1/IOUT2(PIN 11、12)：电流输出端。D/A转换量是以电流形式输出的，所以必须如实验结构图NO.5C所示连接方式将电流信号变为电压信号。 AGND/DGND（PIN 3、10）：模拟地与数字地。在高速情况下，此二GND地的连接线必须尽可能短，且系统的单点接地点须接在此连线的某一点上。 正弦波波型数据由64个点构成，此数据经DAC0832，并经滤波器后，可在示波器上观察到光滑的正弦波(若接精密基准电压，可得到更为清晰的正弦波形)。 2.实验步骤： 利用《EDA技术实用教程》第6.4.3介绍的方法，定制波形数据ROM，并完成mif数据文件的编辑。必要时增加波形点数，以利低频输出时，仍保持良好波形。波形数据可由其它方式自动生成），完成波形发生器和扫频信号源的设计，仿真测试及实验系统上的硬件测试。 硬件实验中注意DAC0832及滤波电路须接有+/-12V 电压。然后将实验系统左下角选择插针处用短路帽短路“D/A直通”，而“滤波1”，“滤波0”处通过短路或不接短路帽达到不同的滤波方式。将示波器的地与EDA实验系统的地相接，信号端与“AOUT” 信号输出端相接；建议CLK接clock0，由此50MHz频率，此频率扫描波形数据；CLK1接clock5，由此接“1024Hz”，此频率决定扫频速度；选电路模式1；KK接键8，当为高电平时，正弦波点频输出，11位输入数据DATA由键3、键2和键1控制，信号源的输出频率由此3键输入的12位二进制数决定，数值越大，输出频率越高；“FD0”时为最高频率；键8低电平时，正弦波扫频输出，扫频速度由clock5的频率决定。输向0832的8位数据由DD输出。 三、实验HDL描述： 图2 实验电路原理图 四、仿真结果： 图3 实验电路波形仿真图 分析：由上述实验时序仿真波形图可知：在每一次时钟CLK的上升沿，会输出一个q值。在坐标轴上以时间t为x轴值，以q值为y轴值，可以画出正弦波形。 将电路输出端接上示波器，在示波器上会显示出正弦波形。 五、引脚锁定： 图4 实验引脚锁定图 实验时使用电路模式5， 时钟CLK接clock0；q[0]~q[7] 分别接PI042~PI04