新一代高密度、超带宽数据传输和数据处理平台研究-Indico@IHEP.pptVIP

基于压缩算法的tile64多核处理器性能研究 马斯 朱科军 章红宇 中国科学院高能物理研究所 2011.07.01 * 研究计划要点及执行情况概述 研究工作主要进展和阶段性成果 下一阶段工作计划 * Outline 研究新型的粒子物理实验DAQ系统架构,建立基于高性能64核处理器芯片TILE64的处理平台，并进行软、硬件开发。软件部分主要内容是研究系统在多核处理器上的任务分配，以达到最高的效率。 预期目标：建立基于多核处理器的DAQ平台，实现3Gbps 以上的数据传输及处理，实现多核处理的优化配置。 具体的核心指标有： 单片处理器接收 3Gbps的数据输入 在3Gbps数据率条件下进行实时数据处理 * 研究计划要点 研究计划执行情况 * 目前计划完成情况： ～2009.7 完成设备购买和实验平台搭建 按计划完成 ～2010.8 完成多核开发培训、软件升级、技术文档阅读，多核系统并行程序开发的学习 按计划完成 2010.9－2011.4 基于多核处理器开发板，编写测试软件，实现了多核运行 开展了各项系统性能测试，进行了压缩算法、数据传输效率的研究； 基本按计划完成 任务书研究计划： 2008.9-2009.8 购买设备，并进行搭建平台的准备工作 2009.9-2010.8 实现TILE64 为核心的测试系统，进行系统性能的初步测试，编写软件进行CPU 间的任务平衡，实现两核运行 2010.9-2011.8 数据获取和处理程序编程，根据算法实现并行处理，具备系统级并行处理能力 2011.9-2012.8 编写软件，实现在3Gbps 的数据吞吐处理能力下进行数据的算法处理，并给出其它测试指标 硬件设备 Tilera Tile64 多核处理器开发板（The TILExpress card） integrate the Tile Processor, multiple I/O interfaces, expandable memory DELL 服务器（DELL PowerEdge SC440 Server） 英特尔奔腾双核处理器 E2180, 2GHz/1MB二级缓存/800MHz前端总线 Tile64处理器开发板插在DELL服务器主板PCIe插槽上 软件开发环境 Tile64 Linux version 2.6.26.7 多核系统集成开发环境（MDE）：MDE-2.1.0.98943 DELL CentOS release 5.2 (Final) ；Linux version 2.6.18-92.el5 * 基于嵌入式多核处理器的数据传输和处理平台 * Tilera Tile64 Multi-core Processor I/O Interfaces 2 XAUI, 2 PCIe, 2 GbE DDR2 Memory Speed 800MHz Processor Frequency 700MHz Number of Tiles 64 TILExpress Card 64 identical processor cores (tiles) interconnected with Tileras iMesh? on-chip network. Each tile is a complete full featured processor including integrated L1 L2 cache and a non-blocking switch that connects the tile into the mesh. Each tile can independently run a full operating system, or multiple tiles taken together can run a multi-processing OS like SMP Linux. The TILE64 Processor is programmable in ANSI standard C and C++ Tileras Multicore Development Environment (MDE) * Tile64多核处理器简介 系统性能测试 I/O性能测试 GbE性能测试 PCIe通道性能测试 基于压缩算法的tile64处理性能测试 * 研究工作主要进展和阶段性成果 单独测试多核处理器板千兆网络性能 数据传输方式： DELL服务器千兆网口，经过千兆交换机，连接到多核开发板千兆网口； 发送64Kbyte大小的数据包； TCP/IP协议 带宽测试结果如下： 发包速度：55MB/s 收包速度：36MB/s * I/O性能测试 - GbE 服务器通过PCIe通道向板卡中传入数据 Tile