版图设计基础.pptVIP

4. 版图设计举例 非门相邻 两个独立非门相邻 共享电源、共享地 4. 版图设计方法 NAND2:棍棒图 4. 版图设计方法 NAND2:水平与垂直 垂直放置：WP易调整 水平放置：WP不易调整 4. 版图设计方法 NAND4 4.版图设计方法 NOR2:棍棒图 4. 版图设计方法 NOR2:棍棒图 水平放置：WP不易调整 垂直放置：WP易调整 4. 版图设计方法 宽度的考虑 在面积容许的前提下 串联的FET最好比单个FET宽些 pFET最好比nFET宽些 4. 版图设计方法 组合逻辑：实例1 4. 版图设计方法 组合逻辑：实例2 4. 版图设计方法 实例1和实例2的对比 逻辑对偶 版图对偶 5. 版图设计举例 两个nFET串联 两个串联的nFET(有1个n+区被共享) 5. 版图设计举例 3个nFET串联 三个串联的nFET(有2个n+区被共享) 技巧：能共用的区域一定要共用，共用n+或p+区优先于共用栅区 5. 版图设计举例 2个nFET并联 5. 版图设计举例 非门：方案1 5. 版图设计举例 非门：方案2 5. 版图设计举例 非门：方案3 THE END 谢谢大家！ * 3. 基本工艺层版图 实际尺寸与设计尺寸的差别 3. 基本工艺层版图 版图尺寸≠最终尺寸 版图尺寸（设计值） ≠芯片的最终尺寸（有效值） 设计值L=多晶硅的线宽Wp 有效值Leff=L-△L＜Wp FET沟道长度 设计值W=有源区Wa 有效值Weff=W-△W＜Wa FET沟道宽度 分析FET特性时 应用Leff、Weff、 Weff/ Leff 不要用L、W、W/L 3. 基本工艺层版图 有源区接触 有源区接触（Active Contact）:硅与互连金属的接触 3. 基本工艺层版图 金属层：与有源区接触 金属层1（Metal1） 信号互连线 电源线、地线 Metal1至有源区 接触的最小间距 Metal1线的 最小宽度 3. 基本工艺层版图 金属层：多接触孔 3. 基本工艺层版图 金属层：与源/漏接触 3. 基本工艺层版图 金属层:与多晶接触 3. 基本工艺层版图 串联的nFET 3. 基本工艺层版图 并联的nFET 3. 基本工艺层版图 通孔 通孔（Via）:形成相邻两层金属之间的互联 3. 基本工艺层版图 CMOS版图特点 每当有源区被nSelect包围时就形成n+ 每当有源区被pSelect包围时就形成p+ 每当多晶穿越n+区时就形成nFET 每当多晶穿越p+区时就形成pFET 若无接触孔（有源区接触、多晶接触、通孔），n+、p+、多晶硅、各层金属即使相互交叉，也不会形成电连接 3. 基本工艺层版图 示例 : （1） 版图 纵向结构 P阱CMOS反相器版图 3. 基本工艺层版图 示例 : （2） 版图 纵向结构 掩膜版 CMOS反相器-p_well 3. 基本工艺层版图 示例 : （3） CMOS反相器-Active 3. 基本工艺层版图 示例 : （4） CMOS反相器-Poly 3. 基本工艺层版图 示例 : （5） CMOS反相器-pSelect 3. 基本工艺层版图 示例 : （6） CMOS反相器-nSelect 3. 基本工艺层版图 示例 : （7） CMOS反相器-Activecontact 3. 基本工艺层版图 示例 : （8） CMOS反相器-Metal 4. 版图设计方法 从电路图或逻辑图设计版图。 自上而下的分层设计方法； 设计分析； 芯片布局设计； 单元内部布局设计 自上而下的分层设计方法； 电路或电路参数调整。 4. 版图设计方法 基本规则 图形和阵列尽量规则，避免采用多边形，以便得到最大的密度 n+、p+和栅能共享则共享 电源、地线一般采用水平方向的金属线，置于布局布线区的上、下方 4.版图设计方法 设计步骤 版图设计步骤（举例） 1）画VDD和Gnd水平线，分别置于顶和底 2）画四个输入的多晶硅栅，等间距垂直 3）画pFET的有源区条和nFET的有源区条 4）画金属线，按规定的逻辑进行互连 4.版图设计方法 必须依靠成熟的版图验证CAD软件. 有以下几方面的验证: 1.设计规则检查(DRC) 2.电学规则检查(ERC) 3.逻辑和版图之间一致性检查(LVS) 4.模拟验证 版图验证 4.版图设计方法 Stick图（棒图、棍图） 所谓Stick图是版图的一种描述形式。在Stick图中仅仅表示了器件的相对位置以及所采用的基本结构形式，并不描述器件版图的具体形状和尺寸。 棍棒图法：定义 4.版图设计方法 棍棒图法：定义 用线来代表FET结构和互连线，用不同的颜色代表不同的工艺层 只表示晶体管的相对位置及互连关系，无晶体管尺寸信息 4.版图设计方法 棍棒图法：设计规则 红线与绿线交叉产生