EDA技术及应用Maxplus.ppt

步骤7：编程下载 (1) 下载方式设定。 图4-18 设置编程下载方式 (2) 下载。 图3-19 向EF1K30下载配置文件 下载（配置） 成功！ 步骤8：设计顶层文件 (1) 仿照前面的“步骤2”，打开一个新的原理图编辑窗口 图3-20 在顶层编辑窗中调出已设计好的半加器元件 (2) 完成全加器原理图设计，并以文件名f_adder.gdf存在同一目录中。 (3) 将当前文件设置成Project，并选择目标器件为EPF10K10LC84-4。 (4) 编译此顶层文件f_adder.gdf，然后建立波形仿真文件。 图3-21 在顶层编辑窗中设计好全加器 (5) 对应f_adder.gdf的波形仿真文件，参考图中输入信号cin、bin和ain输入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。 (6) 锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。 图3-22 1位全加器的时序仿真波形 3.1.2 设计流程归纳 图3-23 MAX+plusII一般设计流程 3.1.3 补充说明 1. 编译窗口的各功能项目块含义 Compiler Netlist Extractor Database Builder Logic Synthesizer Partitioner Timing SNF Extractor Fitter Assembler 2. 查看适配报告 3.2 2位十进制数字频率计设计 3.2.1 设计有时钟使能的两位十进制计数器 (1) 设计电路原理图。 图3-24 用74390设计一个有时钟使能的两位十进制计数器 (2) 计数器电路实现 图3-25 调出元件74390 图3-26 从Help中了解74390的详细功能 (3) 波形仿真 图3-27 两位十进制计数器工作波形 3.2.2 频率计主结构电路设计 图3-28 两位十进制频率计顶层设计原理图文件 图3-29 两位十进制频率计测频仿真波形 3.2.3 测频时序控制电路设计 图3-30 测频时序控制电路 图3-31 测频时序控制电路工作波形 * * FPGA 原理及应用 原理图输入设计方法 3.1 1位全加器设计向导 3.1.1 基本设计步骤 步骤1：为本项工程设计建立文件夹 注意： 文件夹名不能用中文，且不可带空格。 为设计全加器 新建一个文 件夹作工作库 文件夹名取为 My_prjct 注意，不可 用中文！ 步骤2：输入设计项目和存盘 图3-1 进入MAX+plusII，建立一个新的设计文件 使用原理图输入 方法设计，必须 选择打开原理图 编辑器 新建一个设 计文件 图3-2 元件输入对话框 首先在这里用鼠标 右键产生此窗，并 选择“Enter Symbol” 输入一个元件 然后用鼠标双 击这基本硬件库 这是基本硬件库 中的各种逻辑元件 也可在这里输入 元件名，如2输 入与门AND2，输 出引脚： OUTPUT 图3-3 将所需元件全部调入原理图编辑窗 连接好的原理图 输出引脚： OUTPUT 输入引脚： INPUT 将他们连接 成半加器 图3-4 连接好原理图并存盘 首先点击这里 文件名取为： h_adder.gdf 注意，要存在 自己建立的 文件夹中 步骤3：将设计项目设置成工程文件(PROJECT) 图3-5 将当前设计文件设置成工程文件 首先点击这里 然后选择此项， 将当前的原理图 设计文件设置成 工程 最后注意此路 径指向的改变 注意，此路径指 向当前的工程！ 步骤4：选择目标器件并编译 图3-6 选择最后实现本项设计的目标器件 首先选择这里 器件系列选择 窗，选择ACEX1K 系列 根据实验板上的 目标器件型号选 择，如选EP1K30 注意，首先消去 这里的勾，以便 使所有速度级别 的器件都能显示 出来 图3-7 对工程文件进行编译、综合和适配等操作 选择编译器 编译窗 消去Quartus适配操作 选择此项 消去这里的勾 完成编译！ 步骤5：时序仿真 (1) 建立波形文件。 首先选择此项， 为仿真测试新 建一个文件 选择波形 编辑器文件 (2) 输入信号节点。 图3-8 从SNF文件中输入设计文件的信号节点 从SNF文件中 输入设计文件 的信号节点 点击“LIST” SNF文件中 的信号节点 图3-9 列出并选择需要观察的信号节点 用此键选择左窗 中需要的信号 进入右窗 最后点击“OK” 图4-9 列出并选择需要观察的信号节点 (3) 设置波形参量。 图3-10 在Options菜单中消去网格对齐Snap to Grid的选择(消去对勾) 消去这里的勾， 以便方便设置 输入电平 (4) 设定仿真时间。 图3-11 设定仿真时间 选择END TIME 调整仿真时间 区