八档音量控制器设计.doc

电 子 课 程 设 计 题目：带数字显示的8挡音量控制器 系 别： 电气与电子工程系 专 业： 自动化 姓 名： 学 号： 指导教师： 2012年6月20日  一、设计目的 设计一个8挡音量控制器，使用两个按键对音量进行控制，并且设计的控制器达到设计要求。 二、设计要求 1、用两个按键控制音量，一个用于增加音量，一个用于减小音量； 2、音量控制分为8档，每按键一下，增加或减小一档； 3、音量增加（减小）到最大（最小）时，继续按音量增减开关无效，即音量被保持，不在继续增（减）； 4、机时自动恢复音量到最小状态； 5、数码管显示音量的大小值，并随着音量的变化即时改变； 三、总体设计 1、设计的总体原理框图如下： 图① 2、设计的音量调节器有三个两个按键和一个开关，：按“加音量”键能对输出音量进行增大，按“减音量”可以对输出音量进行减小，“开关机”音量调节器所在机器的开关机键。 加减音量按键给“音量调节开关”有次序的脉冲高电位，根据加减按键所给的脉冲信号，“音量调节开关”将输入信号翻译成二进制代码同时送给“译码器”和“音量数字显示器”。“译码器”将送来的二进制代码经过编译送给“D/A转换器”，由“D/A转换器”将数字信号转化成模拟信号，再经过多模拟信号的放大实现音量的放大。同时，“音量数字显示器”将从“音量调节开关”处送来的二进制代码经过编译在七段数码管上显示出与输入信号相对应的挡位。从而实现了题目所要求的功能。 四、各部分电路设计 1、开关的设计 图②，音量调节开关 这个集成块是由两个芯片和若干门电路组成的，包括74LS192计数器和74HC85四位数值比较器组成，两个芯片的逻辑功能如下： 计数器74LS192 当清零端CR为高电平“1”时，计数器直接清零，CR置低电平则执行其他功能。 当CR为低电平，LD 为高电平时，执行计数功能。执行加计数时，减计数端CPD接高电平，计数脉冲由CPU输入；在计数脉冲上升沿进行8421码的十进制加法计数。执行减法计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD输入。 数值比较器74HC85 集成74HC85是4位数值比较器，输入端包括A3~A0与B3~B0，输出端为FAB、FAB、FA=B ，以及扩展输入端为IAB、IAB和IA=B 扩展输入端与其他数值比较器的输出连接，以便组成位数更多的数值比较器，该比较器的原理和2位比较器原理相同，两个4位数的比较是从A的最高位A和B的最高位B进行比较，如果它们不相等，则该位的比较结果可以作为两位的比较结果。若最高位A=B,则再比较次高位A和B,依次类推。显然，如果两数相等，那么，必须将比较进行到最低位才能得到结果。若仅对4位数进行比较时，应对IAB、IAB和IA=B进行适当处理，即IAB=IAB=0和IA=B=1. 这个设计利用了计数器可逆加减计数的功能，在输入端给间歇的高电位脉冲（使用者想要加减音量时按一次加减音量键即是给出了一个高电位脉冲）使74LS192输出二进制编码0000~0111。但我们的设计只需要0~7八个档位，所以必须在74LS192输出信号等于7时锁定输入信号，于是就用到了数值比较器74HC85，并给A设初值0111当74HC85输入的B值等于0111时74HC85在FA=B端送出一个高电位脉冲，因为SR锁存器真值表如下： S R Q Q非 锁存器转状态 0 0 1 1 0 1 0 1 不变 0 1 0 不变 1 0 0 保持 0 1 不确定 图③ 所以结合非门和同或门可以实现的功能是：当74LS192输出的值小于0111时输入由加按键的输入信号有效，当74LS192输入的值等于0111时，输入信号被锁定，加按键的输入信号无效，从而实现所要求功能，即加到最高档位的时候不能再增加音量。每次开机时给CR一个高电位的脉冲信号，实现74LS192的清零，再有输入信号74LS192从零开始计数，从而完成要求的每次开机音量恢复到最小的功能。 74HC192在实现加减计数的时候有一个另外的要求就是：执行加计数时，减计数端CPD接高电平，计数脉冲由CPU输入；在计数脉冲上升沿进行8421码的十进制加法计数。执行减法计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD输入。所以在一个输入端输入高电平的时候必须把另一个输入端置高电平，而且在转换输入端的时候还要同时将自身的高电平电位取消，我们用两个SR锁存器来实现，连接方式如下：