青岛科技大学计算机组成与系统结构Chapter 3.ppt

青岛科技大学计算机组成与系统结构Chapter 3.ppt

  1. 1、本文档共115页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 例 3.2 当c-r=3,r=1时,问主存字块15可映射到Cache中的哪一块? 解:j=(i mod 2c-r)×2r+k =(15 mod 23)×21+k =7×2+k=14+k 因为0≤k≤2r-1=2-1=1,所以k=0或1。 j=14(k=0)或j=15(k=1)。 即主存字块15可映射到Cache的第14或15字块中,在第7组。 课后题14 设某机主存容量为4MB,Cache容量为16KB,每字块有8个字,每字32位,设计一个四路组相联映象(即Cache每组内共有4个字块)的Cache组织,要求: (1)画出主存地址字段中各段的位数; (2)设Cache的初态为空,CPU依次从主存第0、1、2……99号单元读出100个字(主存一次读出一个字),并重复按此次序读8次,问命中率是多少? (3)若Cache的速度是主存的6倍,试问有Cache和无Cache相比,速度提高多少倍? ? 解(1)r=2,cache行数:16KB/(8*4B)= 29 ,c=9 n=22,内存块数:4MB/(8*4B)=217 ,m=17,t=m-c=8 所以内存三段地址为(t+r):(c-r):b=10:7:3 (2) 命中率 h=(100*8-13) (3) 提高 6/[h*1+(1-h)*6]=5.3 倍 3.7.4 Cache中主存块的替换算法 当新的一块数据需要装入Cache时,原来存储的一个Cache行必须被替换掉。 常用的有先进先出(FIFO)算法和最近最少使用(LRU)算法。 1.先进先出算法 在发生替换时,先进先出算法把最先调入的Cache行替换出去。FIFO算法用循环或唤醒缓冲技术很容易实现,但是一般来说,采用先进先出算法也不能得到很高的Cache命中率。 2.最近最少使用算法 最近最少使用(LRU)算法是把一组中近期最少使用的字块替换出去。 这种替换算法需随时记录Cache存储器中各个字块的使用情况,以便确定哪个字块是近期最少使用的字块。实际情况证明,最近最少使用算法是一个比较好的替换算法,采用这种替换算法能够得到较高的Cache命中率。 另外还有一种随机替换(RAND)算法,这种算法不考虑使用情况,在组内随机选择一块来替换。其性能比根据使用情况的替换算法要差些。 3.7.5 Cache写策略 由于Cache的内容只是主存部分内容的副本,它应当与主存内容保持一致。而CPU对Cache的写入更改了Cache的内容。为了与主存内容保持一致,可以选用不同的写策略。 常用的写策略通常有写贯穿和写回两种。 写贯穿策略 定义如下:当CPU写Cache命中时,所有写操作既对Cache也对主存进行;当CPU写Cache不命中时,直接写主存,然后有两种做法: 其一,不将该数据所在的块拷贝到Cache行,称为WTNWA法; 其二,将该数据所在块拷贝到Cache的某行,称为WTWA法。 写贯穿策略保证了主存数据总是有效。但可能引起瓶颈问题。降低了Cache的功效。 写回策略 当CPU写Cache命中时,写操作只是对Cache进行,而不修改主存的相应内容,仅当此Cache行被换出时,相应的主存内容才被修改;当CPU写Cache不命中时,先将该数据所在块拷贝到Cache的某行,余下操作与Cache写命中时相同。 为了区别Cache行是否被改写过,应为每个Cache行设置一个修改位,CPU修改Cache行时,标记其修改位,当此Cache行被换出时,判别此Cache行的修改位,决定是否将Cache行数据写回主存相应单元。 写回策略主张写Cache和写主存异步进行,减少了对低速的主存写的次数,使Cache在CPU和主存之间读/写两方面都起到了高速缓存的作用,但其控制复杂,最大的弊端是存在导致Cache和主存数据不一致的隐患。 3.8 虚拟存储器 虚拟存储器由主存储器和联机工作的辅助存储器(通常为磁盘存储器)共同组成,这两个存储器在硬件和系统软件的共同管理下工作,对于应用程序员,可以把它们看作是一个单一的存储器。 3.8.1 虚拟存储器的基本概念 虚拟存储器将主存或辅存的地址空间统一编址,形成一个庞大的存储空间。

文档评论(0)

000 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档