VHDL硬件描述语言与数字逻辑电路设计第7章讲解.ppt

　　在设计数值系统时，必须事先知道系统所规定的几种逻辑状态。在以往的数字电路的设计中，二态逻辑系统和三态逻辑系统已为一般的工程设计人员所熟知。但是，随着大规模集成电路技术的发展，在进行数值系统设计时往往需要用到混合技术，将ECL、TTL、CMOS、MOS等不同的器件连接起来。这些器件之间的逻辑电平是不一致的。为了描述这些器件的逻辑电平，前面已经提到的用二态和三态来描述数值系统的逻辑电平显然不够，这就需要增加某些状态。另外，建立双向开关电平及处理未知状态等也需要引入其它状态。　　下面概略介绍随着硬件设计技术和仿真技术而发展起来的四十六态数值系统。 　　　　在对数字系统进行初级仿真时，一般采用二态数值系统，逻辑“1”(或者“真”)和逻辑“0”(或者“假”)就是系统的两种状态。信号的状态只可能取二者之一。在VHDL语言中，通常用BIT数据类型来描述这两种状态。例如：　　TYPE BIT IS(0, 1); 图7-1 总线冲突电路实例 　　最简单的数值系统是一个信号源的系统，用二态数值系统就能很好地描述这样的系统。例如，由一个反相器构成的数值系统，当输入为“0”时，其输出为“1”；当输入为“1”时，其输出为“0”。系统的输入和输出在任何时候其值只能取这两种状态之一。　　在数字电路和计算机原理的有关书籍中经常可以看到这样一个概念，即总线竞争(或者总线冲突)。在某一条总线上，如果有多个信号源以相同的强度值对它进行驱动，则会产生总线竞争，此时总线上的信号电平可能是一个不能具体确定的逻辑电平。对于这样的系统，如果要用二态数值系统来描述是不行的，因为二态中的“0”和“1”都无法正确地描述其输出。 在图7-1中，如果某一条数据总线D0由一块反相器U1和一块与门U2所驱动，则U1的输出为“0”，而U2的输出为“1”。在一条总线上出现了两个不同的逻辑电平，这样D0数据线上到底是“1”还是“0”就很难确定了，也就是说出现了不确定的值“X”。这种状态是一种错误的状态。因此仅仅利用二态数值系统不能表示信号的输出错误状态。 　　　　为了避免在二态数值系统中所发生的问题，人们认识到，在二态数值系统的基础上需要再加一个新的状态，即未知值状态。这种状态在VHDL语言中通常用字符“X”来表示。未知状态可以取值为“1”，也可以取值为“0”，但是当前到底取值是“1”还是“0”是不确定的。对三态数值系统状态，可以用数据类型定义语句来描述： 　　TYPE threestate IS (X，0，1);　　未知状态值可以在不同情况下表示不同的行为。例如，用未知状态值可以表示0～5?V之间的电压值；另一种情况下，也可以表示“1”和“0”。在数值系统中，未知状态将表示“1”或者“0”，但是具体是何值却不能确定。 图7-2 三态驱动器 　　在系统设计的仿真中，引入“X”值有许多方便之处。首先，用“X”值可以表示信号的初始状态值，在系统启动时所有信号都被置为“X”值，此后这个值可以被电路元件的后继状态所改写。在系统开始仿真时，系统中的每一个信号均将赋以“X”值。在外部输入信号值加到电路的输入端以后，通过电路的信号传递，就会改写初始启动值“X”。　　在仿真时产生“X”值的另一个原因是总线冲突(总线竞争)，也就是前面所述的有多种输出信号线连接在一起，且它们的逻辑值是相反的，如图7-1所示。此时，电路的输出值将为“X”。将两个输出信号连接在一起，这可能是有意的，但也可能是无意的设计错误。不管哪一种情况，仿真器必须预测出正确的输出值。 在图7-1中，如果不给出两个信号的有关强度的信息，那么仿真器就不能确定输出值到底应该取值为“0”还是为“1”。此时，其输出值只能用“X”值来表示。有关输出信号值的强度问题，在后面将会作更详细的解释。这里，为便于读者理解“X”值的状态，先对信号值的强度作一概略介绍。在例5-3中介绍了一种判决函数表。在该表中定义了9种逻辑状态，其中：　　“0”——强逻辑低电平；　　“1”——强逻辑高电平；　　“L”——弱逻辑低电平；　　“H”——弱逻辑高电平。 　　当两个强度相同而逻辑不同的信号同时出现在一个输出端时，其输出端的值是不确定的。例如，“0”和“1”、“L”和“H”同时出现在信号的输出端时，输出端的取值应为“X”。当不同强度的信号出现在输出端时，输出端的最终取值应由强信号逻辑状态确定。例如，当“1”和“L”出现在输出端时，输出端取值为“1”；当“0”和“H”出现在输出端时，输出端取值为“0”，其它情况依次类推。　　由此可见，在进行系统或电路仿真时，给出信号强度的信息是至关重要的。 　　　　在当前的计算机系统中常常要用到双向数据总线，数据总线驱动器的输出需要一个特殊的状态，即高阻状态。这是无法用二态数值系统和三态数值系统进行正