[本科组低功耗应用类西安邮电学院大学简易数字信号传输性能分析仪.docVIP

2011-2012德州仪器C2000及MCU创新设计大赛 项目报告 题 目： 简易数字信号传输性能分析仪 学校： 西安邮电学院 指导教师： 李国辉 组别： 本科组 应用类别： 低功耗应用类 平台： Cortex-M 参赛队成员名单西安市长安区韦郭路，邮编710121 要 本系统以ARM CORTEX-M3内核的主控芯片LM3S811为核心，采用液晶屏输出一个数字信号传输中的眼图图形。利用基本门电路产生m序列而没有使用FPGA等贵重芯片产生了同样的m序列，利用最常见的555定时器而非需要大量占用软件资源的DDS产生了时钟信号，性价比很高。 关键词：数字信号传输；分析仪；m序列；低通滤波器；频率步进可调时钟 Abstract To ARM the system CORTEX-M3 LM3S811 master chip at the core of the kernel, with LCD output a digital signal transmission in the eye-diagram of the graphics.Use basic gate circuit to generate m sequence without using FPGA and other valuable chips have the same sequence of m, 555 timer rather than the needs of the most common resource intensive software DDS clock signals, cost is very high. Keywords: digital signal transmission; analyzer; m sequence; low-pass filter; step frequency adjustable clock 引言 在现代数字通信中，物理层的检查是非常关键的一步。而通常情况下，现场施工需要携带示波器等大型器材才可以实现对当前线路中物理层的检查。我们设计的系统是为了解决手持式设备检查数字通信物理层通信质量的仪表。 2.系统方案 本系统主要由m序列产生模块、时钟产生模块、低通滤波器模块、数字信号分析模块、液晶显示模块和电源模块组成，下面分别论证这几个模块的选择。 2.1 m序列产生方法的论证与选择 方案一：采用线性移位寄存器发生器来产生。采用纯数电思想，电路设计简单，所需器件较为常用，成本较低，性价比高。 方案二：基于FPGA的m序列发生器。由于FPGA的内部逻辑功能是通过向内部静态存储器单元加载配置数据来实现的，其配置文件决定了逻辑单元的逻辑功能，FPGA的这种结构允许多次编程，并享有快速有效的对新设计进行优化，灵活性较大。 综合以上两种方案，选择方案一。 2.2 低通滤波器制作方法的论证与选择 方案一：运算放大器和RC网络组成的有源低通滤波器。因为不用电感元件，所以免除了电感所固有的非线性特性、磁场屏蔽、损耗、体积和重量过大等缺点。由于运算放大器的增益和输入电阻高，输出电阻低，所以能提供一定的信号增益和缓冲作用。并可用简单的级联来得到高阶滤波器且调谐也很方便，但由于电阻电容值的不精准，滤波器的精度不准，不过成本较低。 方案二：集成滤波芯片。外围电路简单，精度一般比较高，成本较高。 方案三：LC滤波，采用电感和电容滤波的方式，是最为古老经典的方式，并且电路简单，功耗低。但是电感需要专门制作，制作工艺很难达到要求。 综合以上三种方案，选择方案一。 2.3 时钟产生模块的论证与选择 方案一：采用DDS技术产生频率步进可调的正弦波，经过低通滤波器，生成方波提供给系统作为时钟信号。这种方案可以轻松实现步进频率，并且在题目要求的范围内频率稳定度非常高。但是需要额外的软件资源来控制，性价比低。 方案二：使用555定时器。555系列定时器芯片是应用非常广泛的时钟芯片，采用不同的电阻电容搭配即可产生不同频率的时钟信号。制作一个电阻网络，选用电阻网络的不同端口就可以产生不同频率的时钟信号。这种方案的性价比高，但是开发周期过长，频率稳定度一般。 综合考虑采用方案二。 2.4 显示模块的论证与选择 方案一：采用示波器显示眼图。利用示波器观察眼图是最常用的观测眼图的方法，同时采样信号与