DC综合操作流程_设置流程解析.doc

总流程 1：库的设置 2：设计的读入 3：设置环境属性 （1）set_operating_conditions （2）set_wire_load_model和set_wire_load_mode （3）set load （4）set_drive或者set_driving_cell 4：设计规则约束 （1）set_max_transtion （2）set_max_capacitance （3）set_max_fanout 5：优化约束 （1）create_clock （2）set_clock_uncertainty （3）set_clock_latency （4）set_input_delay （5）set_output_delay （6）set_false_path （7）set_multicycle_path （8）set_max_delay和set_min_delay （9）set_max_area 7：一些编译命令及DC的输出格式 注意： 1：在前端设计中一般不做hold_time的约束，hold_time的约束可以在后端修复！！！ 总流程： 1:对库进行基本设置，如下:设置完成后应该查看.synopsys_dc.setup里面库的设置和软件application setup处的设置是否一样！DC的初始化文件.synopsys.dc.setup需要用ls –a显示,命令：more .synopsys.dc.setup查看文件内容！ 2：读入设计，两种方法：read和analyze+elaborate Analyzer是分析HDL的源程序并将分析产生的中间文件存于work（用户可以自己指定）的目录下；Elaborate则在产生的中间文件中生成verilog的模块或者VHDL的实体缺省情况下，elaborate读取的是work目录中的文件 3：设置环境定义：如果不指定operating_conditions，DC自动搜索link_library中的第一个库的工作环境作为优化时使用的工作环境。 set_operating_conditions：工作条件包括三方面—温度、电压以及工艺；工作条件一般分三种情况：best case, typical case, worst case 图形界面： #1：先进入the symbol view of the top界面，选择top模块 #2：attributes—operating environment—operating conditions 命令方式： #1：可通过report_lib libraryname命令来查看，如下图查看的是slow.db库的工作条件，则使用命令：report_lib slow,右边是report_lib fast。 另外一个例子，只是为了说明库中的library name必须是用report_lib命令得到下面图形中的conditions里面的库的name：（******自己想的******） #2：一般综合时候只需考虑最差和最好两种情况即可，最差情况用于做建立时间（setup time）的时序分析，最好情况用于做保持时间（hold time）的时序分析。最差情况-max下使用slow.db库，最好情况-min下使用fast.db库； {最差和最好情况和温度以及电压有很大关系，温度越大，延时越大；电压越大，延时越小；不过温度对延时的作用更大} 所以： ##1: 做建立时间分析时候用最差情况，命令： set_operating_conditions –max “slow” ##2: 如果既要分析建立时间，又要分析保持时间，则需要两条命令： set_min_library slow.db –min_version fast.db set_operating_conditions –min fast –max slow 首先通过命令set_min_library同时设置worst-case和best-case的library，然后通过set_operating_conditions命令指定不同环境下使用的库模型； 上面的命令指定的是：fast库用于对hold time优化，slow库用于对setup time进行优化。 set_operating_conditions –min fast –max slow命令中的–min fast和–max slow可以互换。 set_wire_load_model和set_wire_load_mode 命令方式： #1：set_wire_load_mo