PC104总结.doc

1 PC104简介 PC/104总线是一种专门为嵌入式控制而定义的工业控制总线。采用PC/104 结构的系统一般具有如下特点： （1）小尺寸结构：标准模块的机械尺寸是3.6X3.8英寸，即96X90mm； （2）堆栈式连接：去掉总线背板和插板滑道，总线以“针”和“孔”形式层叠 连接，即PC/104总线模块之间总线的连接是通过上层的针和下层的孔相互连接， 这种层叠式封装有极好的抗震性。 （3）轻松总线驱动：减少元件数量和电源消耗，4mA总线驱动即可使模块。 2 PC104端口线 PC/104总线信号定义和功能与它们在ISA总线相应部分是完全相同的。104根线分为5类：地址线、数据线、控制线、时钟线、电源线。现简要介绍如下 1）地址线 SA0～SA19和LA17～LA23：SA0～SA19是可锁存的地址信号，LA17～LA23是非锁存信号，由于没有锁存延迟，因而给外设插板提供了一条快捷途径。SA0～SA19加上LA17～LA23可实现16MB空间寻址（其中SA17～SA19和LA17～LA19是重复的） 2）数据线 数据线SD0～SD15，其中SD0～SD7位为低8位数据，SD8～SD15为高8位数据。 3）控制线 ANE：地址允许信号，输出线，高电平有效。ANE=1，表明处于DMA控制周期：ANE=0，表示非DMA周期。此信号用来在DMA期间禁止I/O端口的地址译码。 BALE：允许地址锁存，输出线，这信号由总线控制器8288提供，作为CPU地址的有效标志，当BALE为高电平时，将SA0～SA19接到系统总线，其下降沿用来锁存SA0～SA19。 IOR：I/O读命令，输出线，低电平有效，用来把选中的I/O设备的数据读到数据总线上。在CPU启动的周期，通过地址线选择I/O：在DMA周期，I/O设备由DACK选择。 IOW：I/O写命令，输出线，低电平有效，用来把数据总线上的数据写入被选中的I/O端口。 SMEMR和SMEMW：存储器读/写命令，低电平有效，用于对SA0～SA19这20位地址寻址的1MB 内存的读/写操作。 MEMW和MEMR：存储器读/写命令，低电平有效，用于对24位地址线全部存储空间读/写操作。MEMCS16和I /OCS16：它们是存储器16位片选信号和I/O 16位片选信号，分别指明当前数据传送是16位存储器周期和16位I/O周期。 SBHE：总线高字节允许信号，该信号有效时，表示数据总线上传送的是高位字节数据。 IRQ0～IRQ15：用于作为来自外部设备的中断请求输入线，分别连在主MCU上。这些中断请求线都是边沿（上跳边）触发，三态门驱动器驱动。优先级排队是IRQ0最高，依次为IRQ1，IRQ8～IRQ15，然后是IRQ3～IRQ7。 DRQ0～DRQ3和DRQ4～DRQ7：来自外部设备的DMA请求输入线，高电平有效，分别连在主片DMA控制器输入端。DRQ0优先级最高，DRQ7最低， DACK0～DACK3和DACK4～DACK7：DMA回答信号，低电平有效。有效时，表示DMA请求被接受，DMA控制器占用总线，进入DMA周期。 T/C：DMA终末/记数结束，输出线。该信号是一个正脉冲，表明DMA传送的数据已达到其程序预置的字节数，用来结束一次DMA数据块传送。 MASTER：输出信号，低电平有效。它由要求占用总线的有主控能力的外设卡驱动，并与DRQ一起使用。外设的DRQ得到确认（DACK有效）后，才使MASTER有效，从此该设备保持对总线的控制直到MASTER无效。 RESET DRV：系统复位信号，输出线，高电平有效。此信号在系统电源接通时为高电平，当所有电平都达到规定以后变低，即上电复位时有效。用它来复位和初始化接口和I/O设备。 IOCHCHK：I/O通道检查，输出线，低电平有效。当它变为低电平时，表明接口插件的I/O通道出现了错误，它将产生一次不可屏蔽中断。 I/O CHDRY：I/O通道就绪，输入线，高电平表示“就绪”。该信号线可供低速I/O设备或存储器请求延长总线周期之用。当低速设备在被选中，且收到读或写命令时将此线电平拉低，表示未就绪，以便在总线周期中加入等待状态TW，但最多不能超过10个时钟周期。 REFRESH：刷新信号，为了防止在内存刷新周期内产生不必要的中断，ISA提供该刷新信号，防止中断发生。 （KEY2）：钥匙位。 ENDXFR：零等待状态信号，输入线。该信号为高电平时，无需插入等待周期。 4）时钟线 SYSCLK：系统时钟。 OSC：主振信号输出。 5）除了以上信号外，还有电源正负12V、正负5V、地线GND 3 PC104的实现 在电路设计上，CPLD采用了XILINX的XC95144XL。ARM总线，以及读写信号等需要使用的控制信号连接到CPLD上。在对CPLD的