Mini2440之IIS总线和DMA控制.doc

Mini2440之IIS总线和DMA控制 由上图可知UDA1341TS芯片不但提供了IIS接口和麦克风、扬声器接口，还提供了L3接口控制音量（分别连接在S3C2440的三个I/O引脚上—GPB4 = L3CLOCK、GPB3 = L3DATA、GPB2 = L3MODE）。 以下是IIS总线控制器的结构图： ADDR DATA SD CNTL SCLK PCLK LRCK CDCLK 图中各部分功能如下： IPSR是两个5位的预除器，IPSR_A用于产生IIS总线的时钟，而IPSR_B则用于产生外部编解码器所需要的时钟，连接UDA1341TS的SYSCLK引脚。 TxFIFO和RxFIFO缓冲各64字节，TxFIFO为发送缓冲，RxFIFO则为接收数据缓冲。 SCLKG是主IISCLK产生器，在主模式下由主时钟产生串行位时钟。 CHNC为通道产生器和状态机。它负责产生并控制IISCLK、IISLRCK。 SFTR是16位的移位寄存器，对数据进行串并转换。在发送模式，并行数据移入SFTR并转换成串行数据输出；在接收模式，串行数据移入SFTR并转换成并行数据输出。 IIS相关寄存器介绍(参照S3C2440芯片手册)： IIS控制寄存器(IISCON) Register 地址 R/W 复位值 IISCON 0(Li/HW,Li/W,Bi/W) 0Bi/HW) R/W 0x100 IISCON Bit 描述 初始值 左右通道 [8] 0：左 1：右 1 发送FIFO状态 [7] 0：空 1：非空 0 接收FIFO状态 [6] 0：满 1：非满 0 发送DMA服务请求 [5] 0：关闭 1：使能 0 接收DMA服务请求 [4] 0：关闭 1：使能 0 发送停止 [3] 0：未停止 1：停止 0 接收停止 [2] 0：未停止 1：停止 0 IIS预置 [1] 0：关闭 1：使能 0 IIS模式寄存器(IISMOD) Register 地址 R/W 复位值 IISMOD 0(Li/HW,Li/W,Bi/W) 0Bi/HW) R/W 0x0 IISMOD Bit 描述 初始值 主从模式设置 [8] 0：主模式 1：从模式 0 发送接收模式设置 [7:6] 00：无操作 01：接 收 10：发 送 11：收 发 00 左右声道设置 [5] 0：左低右高 1：左高右低 0 串行接口格式 [4] 0：IIS 1：MSB 0 串行数据长度 [3] 0：8bit 1：16bit 0 主时钟 [2] 0：256fs 1：384fs 0 串行位时钟 [1:0] 00：16fs 01：32fs 10：48fs 11：N/A 0 IIS分频寄存器(IISPSR) Register 地址 R/W 复位值 IISPSR 0(Li/HW,Li/W,Bi/W) 0x5500000A(Bi/HW) R/W 0x0 IISPSR Bit 描述 初始值 A [9:5] 使用内部分频 数值(N)：0~31 除数因子为N+1 00000 B [4:0] 使用外部分频 数值(N)：0~31 除数因子为N+1 00000 IIS FIFO控制寄存器(IISFCON) Register 地址 R/W 复位值 IISFCON 0x5500000C (Li/HW,Li/W,Bi/W) 0x5500000E(Bi/HW) R/W 0x0 IISFCON Bit 描述 初始值 发送FIFO访问模式选择 [15] 0：正常模式 1：DMA模式 0 接收FIFO访问模式选择 [14] 0：正常模式 1：DMA模式 0 发送FIFO使能位 [13] 0：禁止 1：使能 0 接收FIFO使能位 [12] 0：禁止 1：使能 0 发