2-运算器与运算方法-2016方案.ppt

* 2.6.2 算术逻辑单元（续） 逻辑表达式 Xi与Yi与控制参数S和输入量的关系 可以证明： Xi+Yi=Xi Xi ·Yi=Yi 得:Xi=S3S2+S3S0(Ai+Bi)+S3S2 (Ai+Bi)+S2S3Ai Yi=S1S0Ai+S1S0AiBi+S1S0AiBi S 3 S 2 X i S 1 S 0 Y i 0 0 1 0 0 A i 0 1 A i +B i 0 1 A i B i 1 0 A i +B i 1 0 A i B i 1 1 A i 1 1 0 2.6.2 算术逻辑单元（续） 2. SN74181的功能 逻辑表达式： 全加和：Fi=Xi⊕Yi⊕Ci-1 进位： Ci=XiYi+(Xi+Yi)Ci-1=Yi+XiCi-1 可见，Xi既是一个操作数，又是进位传递函数； Yi既是一个操作数，又是进位产生函数。 注意： 正逻辑A=负逻辑A，负逻辑A=正逻辑A X ⊕ Y=X ⊕ Y Fi=Xi ⊕ Yi ⊕ Ci=Xi ⊕ Yi ⊕ Ci 小结：同一个ALU电路，既可以用于负逻辑数，也可用于正逻辑数——方便。使用哪一种逻辑数，取决于数据通路的电平配合——省器件，速度。 2.6.2 算术逻辑单元（续） 2. SN74181的功能 74181 ALU片内进位递推公式： 令G=Y3+X3Y2+X3X2Y1+X3X2X1Y0 称G为4位片74181的进位产生函数。 令P=X3X2X1X0 称P为4位片74181的进位传递函数。 C0=Y0+X0Cn C1=Y1+X1C0=Y1+X1Y0+X1X0Cn C2=Y2+X2C1=Y2+X2Y1+X2X1Y0+X2X1X0Cn C3=Y3+X3C2=Y3+X3Y2+X3X2Y1+X3X2X1Y0+X3X2X1X0Cn 74181芯片产生的高位进位：Cn+4=G+P·Cn 2.6.2 算术逻辑单元（续） 2.6.2 算术逻辑单元（续） 先行进位发生器(CLA)74812： SN74182可以产生3个进位信号Cn+x、Cn+y、Cn+z，并且还产生大组进位产生函数G*和进位传递函数p*。 各片74181输出的组进位产生函数G和组进位传递函数P作为74182的输入 74182输出的进位信号Cn+x、Cn+y、Cn+x作为各片74181的输入 74182输出的大组进位产生函数G*和大组进位传递函数p*可作为更高一级74182的输入。 P3 G3 P2 G2 P1 G1 P0 G0 Cn Cn+z Cn+y Cn+x P* G* 先行进位电路 74182 注：此处的Pi、Gi为每个74181片产生的组进位传递和组进位产生函数 2.6.2 算术逻辑单元（续） 先行进位发生器(CLA)74812： Cn+x=G0+P0Cn Cn+y=G1+P1G0+P1P0Cn Cn+z=G2+P2G1+P2P1G0 +P2P1P0Cn G*=G3+P3G2+P3P2G1 +P3 P2P1G0 P*=P3P2P1P0 P3 G3 P2 G2 P1 G1 P0 G0 Cn Cn+z Cn+y Cn+x P* G* 先行进位电路 74182 注：此处的Pi、Gi为每个74181片产生的组进位传递和组进位产生函数 74182 G* P* Cn+y Cn+z Cn+x C0 3. 用SN74181构成多位的ALU－如：构成16位ALU 2.6.2 算术逻辑单元 74181 74181 74181 74181 B3~0 A3~0 B7~4 A7~4 B11~8 A11~8 B15~12 A15~12 F3~F0 F7~F4 F11~F8 F15~F12 C0 G3 P3 G2 P2 G1 P1 G0 P0 2.6.3 定点运算器 1. 运算器的基本组成 基本的运算器包含以下几个部分： 实现基本算术逻辑运算功能的ALU 提供操作数与暂存结果的寄存器组(累加寄存器、数据缓冲寄存器、锁存器、暂存器等） 有关的判别逻辑和控制电路（多路选通器、状态条件寄存器、移位电路、计数器等） 运算器内的各功能模块之间的连接也广泛采用总线结构，这个总线称为运算器的内部总线，ALU和各寄存器都挂在上面。 运算器的内部总线是CPU的内部数据通路。 CLA ADD 30 STA 40 NOP JMP 21 … 000 006 … 000 004 20 21 22 23 24 30 40 ALU 定点运算器基本结构 PSW R0 R1