EDA技術实验指导书new.doc

EDA技术实验指导书 电路教研组 2007.8 实验一 利用原理图输入法设计4位全加器 一、实验目的： 掌握利用原理图输入法设计简单组合电路的方法，掌握MAX+plusII的层次化设计方法。通过一个4位全加器的设计，熟悉用EDA软件进行电路设计的详细流程。 二、实验原理： 一个4位全加器可以由4个一位全加器构成，全加器的进位以串行方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的低位进位输入信号cin相接。 1位全加器f-adder由2个半加器h-adder和一个或门按照下列电路来实现。 半加器h-adder由与门、同或门和非门构成。 四位加法器由4个全加器构成 三、实验内容： 1. 熟悉QuartusII软件界面,掌握利用原理图进行电路模块设计的方法。 QuartusII设计流程见教材第五章:QuartusII应用向导。 2.设计1位全加器原理图 （1）生成一个新的图形文件（file-new-graphic editor） 选中需命名的线，然后输入名字。 （5）创建缺省（Default）符号： 在 File菜单中选择 Create Symbol Files for Current File 项，即可创建一个设计的符号，该符号可被高层设计调用。 3.利用层次化原理图方法设计4位全加器 （1）生成新的空白原理图，作为4位全加器设计输入 （2）利用已经生成的1位全加器的缺省符号作为电路单元，设计4位全加器的原理图. 4.新建波形文件（file-new-Other Files-Vector Waveform File），保存后进行仿真（Processing -Start Simulation）EPF10K10 Pin84） 管脚锁定： 1）一位全加器 a PIO23(I/O19) 30 SW1 b PIO24(I/O20) 35 SW2 ci PIO25(I/O21) 36 SW3 s PIO21(I/O16) 27 LED10 co PIO19(I/O8) 29 LED12 2)四选一数据选择器 a1 PIO23 30 SW1 a0 PIO24 35 SW2 d3 PIO27 38 SW5 d2 PIO28 39 SW6 d1 PIO29 47 SW7 d0 PIO30 42 SW8 yout 29 LED12 四、思考题 比较原理图输入法和文本输入法的优缺点。 实验结果： 一位全加器的VHDL描述： 仿真波形： 硬件测试结果及分析： 四选一数据选择器的VHDL描述： 仿真波形： 硬件测试结果及分析： 回答问题： 实验三 简单时序电路的设计 一、实验目的： 熟悉QuartusII的VHDL文本设计过程，学习简单时序电路的设计、仿真和硬件测试。 二、实验原理 时序逻辑电路是现代复杂数字电路的重要组成部分，往往占到整个设计的90％以上。触发器是时序电路的基本单元，本实验中将涉及到边沿触发和电平触发两种电路结构，其中边沿触发是实际电路实现的主要方式。 实验内容 设计一个上升沿触发的D触发器 输入：D 输出：Q 触发时钟：CLK 设计同步/异步清零D触发器 触发器有两种清零方式：同步——当触发沿到来时，若清零信号有效，则实现清零；异步——任何时候清零信号一旦有效，触发器马上清零，而不论触发沿是否到来。 在以上设计的D触发器基础上，加入清零端rst，分别实现同步和异步清零方式。 设计一个高电平有效的锁存器 输入：D 输出：Q 触发：E 电平触发的锁存器与沿触发的触发器不同之处在于当触发端处于有效电平时，输出等于输出，随输入变化；触发端无效时输出保持不变。 4） 在QuartusII环境下对以上设计的模块进行编译，记录时序分析数据和仿真波形，并在实验电路上进行硬件测试。 管脚锁定： D PIO23 30 SW1 CLK CLK1 43 频率源（35 SW2） Q PIO19 29 LED12 问题 1)在本次实验中你使用的VHDL描述方式是和实验二中一样的结构化描述还是行为级描述？这两种方式描述的编译出来的仿真结果是否相同？ 2)请在试验报告中分析和比较1）和3）的仿真和实测结果，说明两者之间的异同点。 实验结果： 上升沿触发的D触发器的VHDL