第6章 存储系统及其接口技术.ppt

双译码结构示意图 2、存储器的地址选择（存储器地址译码方法） 一个存储器系统通常由多片存储芯片组成。CPU发出地址信号对存储器寻址必须实现两种选择：①片选；②字选。 片选：使某一芯片的CS为有效来选中该芯片。 字选：在被选中的芯片内部再选择某一存储单元。 片选信号由存储器芯片的外部译码电路产生，需设计 字选信号由存储器芯片的内部译码电路产生，无需设计 存储器的地址选择方法有三种： ① 线选择法； ② 全译码选择法； ③ 部分译码选择法。 直接用CPU地址总线中的某一高位线作为存储器芯片的片选信号。 例1： 某一计算机系统有20条地址线，现需2KRAM和2KROM的存储空间，采用线选择法组成该存储系统。 （1）线选择法 占用的存储空间地址： xx01xxxxx00000000000~ xx01xxxxx11111111111 占用的存储空间地址： xx10xxxxx00000000000~ xx10xxxxx11111111111 占用了256k地址空间，而 芯片存储容量为2k 例1： 某一计算机系统有20条地址线，现需2KRAM和2KROM的存储空间，采用线选择法组成该存储系统。 EPROM芯片2716和 RAM 6116的容量为2KB 线选法的优点：选片方式简单，节省译码电路。 线选法的缺点： ① 地址空间不连续； 地址分配多义性（高位地址重叠）； 不能充分利用存储空间。 线选法适用于存储容量较小且不要求扩充的系统 （2）全译码选择法 对全部地址总线进行译码，可直接寻址2N（N为地址线根数）字节单元。一般将高位地址线全作为译码器的输入，译码器的输出作为片选信号。 常用译码器74LS138、门电路组合形成的译码电路等进行地址译码，形成片选信号。 (3) 部分译码选择法 若将高位地址线中的几位经过译码后作为片选控制，则称为部分译码选择法。它是线选法和全译码法的混合方式。 部分译码法的可寻址空间比线选法大，比全译码法小。 例：设某8位机系统需装6KB的ROM，地址范围安排在0000H?17FFH。请画出使用EPROM芯片2716(2KB)构成的连接线路图。 1000H 17FFH 000 0000 0000 (最低地址) 111 1111 1111 (最高地址) 0 1 0 0 0 EPROM3 G1=RD+IO/M A B C G2A G2B 74LS138 0800H 0FFFH 000 0000 0000 (最低地址) 111 1111 1111 (最高地址) 1 0 0 0 0 EPROM2 0000H 07FFH 000 0000 0000(最低地址) 111 1111 1111(最高地址) 0 0 0 0 0 EPROM1 地址范围 A10 ? A0 A11 A12 A13 A14 A15 芯片 各组芯片的地址范围 假如选择译码法，根据给定的地址范围，可列出3片EPROM的地址范围如下表所示。 Y0 1 A B C G1 G2A G2B Y7 Y6 Y5 Y4 Y3 Y2 Y1 A15 A14 A13 A12 A11 A10～A0 IO/M RD D7～D0 A10～A0 A10～A0 A10～A0 CS O7～O0 O7～O0 O7～O0 PD/PGM PD/PGM PD/PGM CS CS EPROM1 2716 EPROM2 2716 EPROM3 2716 74LS138 EPROM与CPU的连接 地址分配问题小结： CPU与存储器相连时，将低位地址线连到存储器所有芯片的地址线上，实现片内选址。高位地址线单独选用（线选法）或经过译码器（部分译码或全译码）译码输出控制芯片的片选端，实现芯片间寻址。 1、层次化的存储器体 系结构： 6.3、微机系统中存储器的体系结构 2. 内存的分区结构 64(32) 64GB 36 80586 32 4GB 32 80486 32 4GB 32 80386 16 16MB 24 80286 16 1 MB 20 8086 数据线（根） 寻址空间 地址线（根） CPU芯片 为了软件开发和系统维护的方便，将PC的内存进行分区 内存分为： 基本内存区 (conventional memory) 高端内存区 (upper memory) 扩充内存区 (expanded memory) 扩展内存区 (extended memory) 基本内存区(conventional memory) 存储器低端640KB，地址为00000-9FFFFH，由DOS统一管理，主要存放DOS、常驻内存程序和应用程序等。 8086用20位地址总线寻址1MB存储空间。 由两个存储体