- 1、本文档共40页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
通信系统课程设计
基于FPGA的时分多路数字基带传输系统的设计与开发
指导老师:戴慧洁 武卫华
班级:通信102班
组长:
组员:
2013年7月5日
通信系统课程设计目录
1.通信系统课程设计目的、内容、要求
1.1 课程设计目的
1.2 课程设计内容
1.3 课程设计要求
2.通信系统课程设计选题及小组划分
2.1课程设计选题
2.2 小组划分
3.通信系统课程设计系统框图及各模块参数指标
3.1 系统框图
3.2 各模块参数指标
通信系统课程设计各模块原理与思路
4.1 PCM编译码
4.2 HDB3编译码
4.3 一次群时分复用与分接
4.4 同步
5.通信系统课程设计各模块编程与波形仿真(含代码)
5.1 PCM编译码
5.2 HDB3编译码
5.3 一次群时分复用与分接
5.4 同步
通信系统课程设计心得体会
1.通信系统课程设计目的、内容、要求及相关工具
1.1 课程设计目的
通信系统课程设计是一门综合设计性实践课程。使大家在综合已学现代通信系统理论知识的基础上,借助可编程逻辑器件及EDA技术的灵活性和可编程性,充分发挥自主创新意识,在规定时间内完成符合实际需求的通信系统电路设计与调试任务。
本次课程设计选题为数字基带传输系统。数字通信系统是利用数字信号来传输信息的通信系统,传输的对象通常是二元数字信息,它可能来自计算机等其他数字设备的各种数字代码,也可能来自数字电话终端的脉冲编码,其包括数字基带传输和数字频带传输。数字基带传输就是不经过调制而直接传送的方式,即发送端不使用调制器,接收端也不使用解调器。和频带传输相比,基带传输的优点是:设备简单,易做成“一机多速率”,适应性强。而对于时分多路技术,其具有十分优越的特点。其便于实现数字通信,易于制造,适于采用集成电路实现,成本较低,因此在数字信号传输中得到了广泛的应用。
它不仅能够提高大家对所学理论知识的理解能力,更重要的是能够提高和挖掘大家对所学知识的实际运用能力,为将来进入社会从事相关工作奠定较好的“能力”基础。
1.2 课程设计内容(可选)
A)时分多路数字电话基带传输系统的设计与开发
B)时分多路数字电话基带传输系统的设计与开发
1.3 课程设计要求
A)64Kb/S的A律PCM数字话音编译码器的开发设计
B)PCM 30/32一次群时分复接与分接器的开发设计
C)数字基带编码HDB3编译码器的开发设计
D)正交相对四相移相键控QDPSK调制器的开发设计(可选)
E)同步(帧、位、载波同步(可选))电路的开发设计
根据给定的设计指标,要求能综合运用通信原理理论所学知识,借助可编程逻辑器件,灵活使用EDA开发工具平台QuartusⅡ,独立进行时分多路数字电话基带传输系统初步方案设计、单元电路设计、VHDL程序设计、程序调试等工作。
附 工具 : quartus Ⅱ6.0 、 FPGA 、 VHDL语言
本次课程设计使用的软件是EDA开发工具平台QuartusⅡ6.0,Quartus Ⅱ是Altera公司提供的可编程逻辑器件的集成开发软件,可编程逻辑器件开发的所有过程为:设计输入、综合、布局和布线、验证和仿真以及可编程逻辑器件的编程或配置。使用的芯片是EP1C6Q240C8。VHDL的全名是very-high-speed integrated circuit hardware description language,VHDL主要用于描述数字系统的结构,行为,功能和接口。FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。 图3.1 时分多路数字基带传输系统框图
3.2各模块技术指标
3.2.1 PCM编码器参数指标(符合ITU-T G.711建议)
(1)PCM编码器输入信号为:
一个13位逻辑矢量的均匀量化值:D0,D1…D12
其中:D0为极性位,取值范围在-4096~+4096之间;
一个占空比为1/32的8K/S的取样时钟信号;
一个占空比为50%的2.048Mb/S的合路时钟信号;
(2)PCM编码器输出信号为:
一个8位逻辑矢量的13折线非均匀量化值:C0,C1…C7
其中:C0为极性位.C0=1为正,C0=0为负;
一个占空比为1/32的8K/S的取样时钟信号;
一个占空比为50%的2.048Mb/S的合路时钟信号;
(3) PCM编码规则
图
文档评论(0)