集成电路制造技术原理与工艺[王蔚][习题答案（第2单元）资料.docVIP

第二单元习题解答 SiO2膜网络结构特点是什么？氧和杂质在SiO2网络结构中的作用和用途是什么？对SiO2膜性能有哪些影响？ 二氧化硅的基本结构单元为Si-O四面体网络状结构，四面体中心为硅原子，四个顶角上为氧原子。对SiO2网络在结构上具备“长程无序、短程有序”的一类固态无定形体或玻璃体。半导体工艺中形成和利用的都是这种无定形的玻璃态SiO2。 氧在SiO2网络中起桥联氧原子或非桥联氧原子作用，桥联氧原子的数目越多，网络结合越紧密，反之则越疏松。在连接两个Si-O四面体之间的氧原子 掺入SiO2中的杂质，按它们在SiO2网络中所处的位置来说，基本上可以有两类：替代（位）式杂质或间隙式杂质。取代Si-O四面体中Si原子位置的杂质为替代（位）式杂质。这类杂质主要是A，A元素，如B、P等，这类杂质的特点是离子半径与Si原子的半径相接近或更小Mobile ionic charge）Qm主要是Na+、K+、H+等荷正电的碱金属离子，这些离子在二氧化硅中都是网络修正杂质，为快扩散杂质，电荷密度在1010~1012/cm2。其中主要是Na+，因为在人体与环境中大量存在Na+，热氧化时容易发生Na+沾污。 Na+离子沾污往往是在SiO2层中造成正电荷的一个主要来源。这种正电荷将影响到SiO2层下的硅的表面势，从而，SiO2层中Na+的运动及其数量的变化都将影响到器件的性能。进入氧化层中的Na+数量依赖于氧化过程中的清洁度。现在工艺水平已经能较好地控制Na+的沾污，保障MOS晶体管阈值电压VT的稳定。 存在于SiO2中的Na+，即使在低于200℃的温度下在氧化层中也具有很高的扩散系数。同时由于Na以离子的形态存在，其迁移(transport)能力因氧化层中存在电场而显著提高。为了降低Na+的沾污，可以在工艺过程中采取一些预防措施，包括：①使用含氯的氧化工艺；②用氯周期性地清洗管道、炉管和相关的容器；③使用超纯净的化学物质；④保证气体在传输过程的清洁。另外保证栅材料(通常是多晶硅)不受沾污也是很重要的。使用PSG和BPSG玻璃钝化可动离子，可以降低可动离子的影响。因为这些玻璃体能捕获可动离子。用等离子淀积氮化硅来封闭已经完成的芯片，氮化硅起阻挡层的作用，可以防止Na+、水汽等有害物的渗透。 （2）固定离子电荷（Fixed Oxide Charge）Qf，通常是带正电，但是在某些情况下也可能带负电，它的极性不随表面势和时间的变化而变化，所以叫它固定电荷。这种电荷是指位于距离Si-SiO2界面3nm的氧化层范围内的正电荷，又称界面电荷，是由氧化层中的缺陷引起的，电荷密度在l010~1012/cm-2。然而在超薄氧化层(＜3.0nm)中，电荷离界面更近，或者是分布于整个氧化层之中。 固定离子电荷的来源普遍认为是氧化层中过剩的硅离子，或者说是氧化层中的氧空位。由于氧离子带负电，氧空位具有正电中心的作用，所以氧化层中的固定电荷带正电。固定氧化层电荷的能级在硅的禁带以外，但在SiO2禁带中。 硅衬底晶向、氧化条件和退火温度的适当选择，可以使固定正电荷控制在较低的密度。同时降低氧化时氧的分压，也可减小过剩Si+的数量，有助于减小固定正电荷密度。另外，含氯氧化工艺也能降低固定正电荷的密度。 （3）界面陷阱电荷（Interface trapped charge）Qit，位于SiO2/Si界面上，电荷密度在1010/cm-2左右，是由能量处于硅禁带中、可以与价带或导带方便交换电荷的那些陷阱能级或电荷状态引起的。那些陷阱能级可以是施主或受主，也可以是少数载流子的产生和复合中心，包括起源于Si-SiO2界面结构缺陷（如硅表面的悬挂键）、氧化感生缺陷以及金属杂质和辐射等因素引起的其它缺陷。 通常可通过氧化后在低温、惰性气体中退火来降低Qit的浓度。在(100)的硅上进行干氧氧化后，Dit的值大约是，而且会随着氧化温度的升高而减少。 （4）氧化层陷阱电荷（Oxide trapped charge）Qot，它位于SiO2中和Si/SiO2界面附近，这种陷阱俘获电子或空穴后分别荷负电或正电，电荷密度在109~1013/cm2左右。这是由氧化层内的杂质或不饱和键捕捉到加工过程中产生的电子或空穴所引起的。在氧化层中有些缺陷能产生陷阱，如悬挂键、界面陷阱变形的Si-Si、Si-O键。 氧化层陷阱电荷的产生方式主要有电离辐射和热电子注入。减少电离辐射陷阱电荷的主要工艺方法有：①选择适当的氧化工艺条件以改善SiO2结构，使Si-O-Si键不易被打破。一般称之为抗辐照氧化最佳工艺条件，常用1000℃干氧氧化。②在惰性气体中进行低温退火(150~400℃)可以减少电离辐射陷阱。 欲对扩散的杂质起有效的屏蔽作用，对SiO2膜有何要求？工艺上如何控制氧化膜生长质量？ 硅衬底上的SiO2若要能