FPGA课程综合设计指导书教案分析.doc

第1章 FPGA设计概述 　　电子技术的日新月异，不断地改变着人们的生活方式。而世界设计方法的发展，正在给的设计以新的挑战和压力。不能否认，目前设计技术远远落后于发达国家，尤其是在电子产业。 　　然而，我们有幸的看到，FPGA/CPLD）的发展正逐步取代越来越多的ASIC）市场。可重复使用小批量低投入高性能高密度开发周期短等诸多优点，使国内更多的设计乐于采用。由于不需要任何投片费用，也不需要建立任何生产线，因此，采用FPGA/PLD所需的投资远远低于ASIC的投资。据估计，引进一套先进的FPGA设计工具所需费用还不到ASIC所需的十分之一，而大力推广先进的FPGA设计方法，既可以降低诸多产业投资成本，也可培养一大批国内的设计人才，从而提高国内设计的整体水平，为将来国内ASIC产业的快速、健康发展打下坚实的基础。 FPGA设计基本方法 FPGA设计技术正在迅速发展，象针对深亚微米的物理综合技术（Physical Sysnthesis）就是一种新兴的综合技术。 目前，FPGA的设计有两种基本方法：一种是传统的原理图自顶而下Top-Down）设计方法传统的原理图设计是采用原理图输入的方式进行的，.1所示。通过调用FPGA/PLD厂商所提供的相应物理元件库，在电路原理图中绘制所设计的系统，然后通过网表转换产生某一特定FPGA/PLD厂商布局布线器所需网表，通过布局布线，完成设计。原理图绘制完成后可采用门级仿真器进行功能验证。然而，设计的最初设计思想不是一开始就考虑采用某一FPGA/PLD厂商的某一特定型号器件，而是从功能描述开始的。设计首先要考虑规划出能完成某一具体功能、满足自己产品系统设计要求的某一功能模块，利用某种方式（如HDL硬件描述语言）把功能描述出来，通过功能仿真（HDL仿真器）以验证设计思路的正确性。当所设计功能满足需要时，再考虑以何种方式（即逻辑综合过程）完成所需要的设计，并能直接使用功能定义的描述。实际上这就是自顶而下Top-Down）设计方法 图 1.2传统原理图设计方法 与传统原理图输入设计方法相比，自顶而下Top-Down）设计方法具体有以下优点： 　　完全符合设计人员的设计思路，从功能描述开始，到物理实现完成。 功能设计可完全独立于物理实现 在采用传统的原理输入方法时，FPGA/PLD器件的采用受到器件库的制约。由于不同厂商FPGA/PLD的结构完全不同，甚至同一厂商不同系列的产品也存在结构上的差别，因此，在设计一开始，设计的设计思路就受到最终所采用器件的约束，大大限制了设计的思路和器件选择的灵活性。而采用Top-Down设计方法，功能输入采用国际标准的HDL输入方法，HDL可不含有任何器件的物理信息，因此设计可以有更多的空间去集中精力进行功能描述，设计可以在设计过程的最后阶段任意选择或更改物理器件。设计可用设计结果完全可以以一种知识产权（IP-Intellectual Property）的方式作为设计或设计单位的设计成果，应用于不同的产品设计中，做到成果的再利用设计易于更改设计可在极短的时间内修改设计，对各种FPGA/PLD结构进行设计结果规模（门消耗）和速度（时序）比较，选择最优方案。设计处理大规模复杂电路目前的FPGA/PLD器件正向高集成度、深亚微米工艺发展。为设计系统的小型化，低功耗、高可靠性等提供了的手段。设计低于一万门左右的电路，Top-Down设计方法具有很大的帮助，而设计更大规模的电路，Top-Down设计方法则是必不可少的手段。设计周期缩短，生产大大提高，产品上市时间提前，性能明显提高，产品竞争力加强。据统计，采用Top-Down设计方法的生产率可达到传统设计方法的2到4倍。Top-Down设计如0.3所示，其核心是采用HDL语言进行功能描述，由逻辑综合(Logic Synthesis)把行为(功能)描述转换成某一特定FPGA/PLD的工艺网表，送到厂商的布局布线器完成物理实现。在设计过程的每一个环节，仿真器的功能验证和门级仿真技术保证设计功能和时序的正确性。 图 0.3自顶向下设计方法 1．2 FPGA设计基本流程 随着FPGA设计技术的迅速发展，高性能的EDA综合开发工具（平台）得到长足发展，而且其自动化和智能化程度不断提高，为复杂的FPGA提供了不同用途和不同级别集、综合、布局、布线、编译、模拟、测试、验证和器件编程等一体化的易于学习和方便使用的集成开发环境 图 1.2 FPGA设计流程 可见FPGA设计流程一般包含三个层次：设计输入、综合、实现，再加上一个设计验证（仿真、在线校验）。 1、设计输入 设计输入层的主要作用是输入Verilog、VHDL等硬件描述语言。但是设计进行产品设计的最初并不是考虑如何去语言，而是习惯于画出设计的框图，并采用图形化方法（流程图、状态图、真值表等）把它