FPGA第一章教案分析.ppt

考核方式 考核性质：考试课 评分方式：结构评分方式 理论成绩＝平时成绩 +期末考试成绩。 最终成绩=理论成绩*50%+实验成绩*50% 理论成绩要求：平时成绩比例不超过最终成绩的30％，由书面作业、程序语言设计作业以及考勤组成。 期末考试采取闭卷考试的形式，试卷命题以课程教学大纲与知识点范围为依据。 期末考试题由命题小组命题，并逐步过渡到题库中抽题。 实验成绩=平时实验成绩*60%+实验考试成绩*40% 平时实验（评分标准，实验时间确定和不能随意更改） 实验考试 6.3 现场可编程门阵列FPGA 查找表型的FPGA是用查找表LUT实现多种组合逻辑功能。查找表是由静态存储器SRAM构成的函数发生器，二变量查找表电路如图6.24所示，电路是由NMOS管构成的逻辑函数发生器。 6.3 现场可编程门阵列FPGA A、B是两个输入变量，F是输出逻辑函数。输出和输入的逻辑关系是由一组配置存储器单元的控制代码M０~M3决定，M０~M3为编程静态存储单元SRAM中的数据，通过向编程存储单元M０~M3写入不同数据， 查找表得到不同输入和输出的逻辑关系。 6.3 现场可编程门阵列FPGA 下面对Spartan系列CLB可编程连线资源分别进行介绍。 6.3 现场可编程门阵列FPGA 课程必要性-集成电路设计业成为微电子工业的龙头 课程必要性-微电子产业在中国的机遇 IC Insights预期，芯片平均销售价格将在 2011年与2012年将持续上扬，由2010年的25.4%，成长为2015年的27.8%。而该机构认为，该比例的天花板，也就是电子系统产品半导体内容价值比例的最高点，应该至少有30%。 亚洲是全世界增长最快的地区 中国将成为亚洲增长最快的地区 无论对世界还是对中国都是IC设计公司的机遇。 系统芯片(SOC)是当前最迫切、现实的方向 IC制造技术已经提供了构成SOC的能力 社会信息化对芯片集成度、速度、功耗无止境的要求，推动信息基础设施和多媒体3C(计算机、通信、消费类) 产品离不开SOC； IC设计技术相对落后于制造技术，成为瓶颈： IC复杂性的年增长率为58%，而设计能力年增长率仅21％ 设计人力资源年短缺率30% EDA技术的发展 1.3 现代数字系统设计的EDA软件 （4）IP模块使用 具有知识产权的IP模块的使用是现代数字系统设计中最有效的方法之一。IP模块也称为IP核（Intellectual Property Core），即知识产权芯核. 1.3 现代数字系统设计的EDA软件 2．HDL综合器 逻辑综合就是使用EDA综合工具，将用HDL语言描述的寄存器传输级电路转化成门级网表的过程 RTL级代码 HDL综合器（逻辑综合） 调用模块的接口 设置综合目标和约束条件 HDL网表 （netlist） EDIF网表 （netlist） 报告 文件 HDL综合器运行流程图 1.3 现代数字系统设计的EDA软件 3．仿真器 仿真器有基于元件（逻辑门）的仿真器和HDL仿真器，基于元件的仿真器缺乏HDL仿真器的灵活性和通用性，在此主要介绍HDL仿真器。 行为级或RTL级代码 逻辑仿真器 调用模块的 行为仿真模型 测试 数据 测试程序 （test bench） 功能仿真器流程图 1.3 现代数字系统设计的EDA软件 按仿真电路描述级别的不同，HDL仿真器可以单独或合完成以下各仿真步骤： (1) 系统级仿真。 (2) 行为级仿真。 (3) RTL级仿真。 (4) 门级时序仿真。 FPGA厂家适配器 HDL网表 （netlist） 逻辑仿真器 FPGA基本单元仿真模型 标准延时 文件 测试程序 （test bench） 测试 数据 时序仿真器流程图 1.3 现代数字系统设计的EDA软件 4．适配器（布局、布线器） 逻辑综合器 EDIF网表 （netlist） FPGA厂家适配器工具 调用模块的 综合模型 设置布局布线约束条件 HDL网表 （netlist） 延时文件 下载/编程文件 报告 文件 适配器运行流程图 1.3 现代数字系统设计的EDA软件 5．下载器(编程器) 下载是在功能仿真与时序仿真正确的前提下，将综合后形成的下载文件下载到具体的FPGA芯片中，实现硬件设计，也叫芯片的编程/配置。下载软件一般由可编程逻辑器件厂商提供，或嵌入到EDA开发软件中。 1.4 现代数字系统设计的发展趋势 1、电子设计最优化（EDO） 随着设计流程和各种设计工具的自动化水平达到一个新的层次，设计工程师就能够将更多的