实验报告模板实验一学习EDA6000实验仪的使用.doc

实验一 实验系统的构成，软件环境的操作 【实验目的】 学习QUARTUSII 软件的基本操作； 学习使用原理图、文本文件进行设计输入； 初步掌握器件设计、编译、仿真和编程的过程； 学习掌握EDA6000实验仪的使用方法； 【实验内容】 编写简单的Verilog程序； 使用QUARTUSII开发环境综合、适配、下载和运行程序 ； 使用EDA6000实验仪测试程序的运行； 【实验步骤】 （一）编辑输入设计文件： 首先利用Windows资源管理器新建一个文件夹，取名DFF2，放入D盘内，其路径为D:\ DFF2。 （2）输入源程序。打开Quartus II，选择File→New命令。在New窗口中的Design Files栏选择Verilog HDL File选项。 （3）文件存盘。打开Files中的Save as，找到文件夹d:\DFF2，存盘的文件名为DFF2.v。 （二）创建工程： 打开并建立新的工程管理窗口。选择File→New Project Wizard命令；找到文件夹D:\DFF2，选中文件DFF2.v 。 将设计文件加入工程中。 选择目标芯片。选择Cyclone III系列。 工具设置。EDA design entry/synthesis tool，用于选择输入的HDL类型和综合工具；EDA simulation tool，用于选择仿真工具；EDA timing analysis tool，用于选择时序分析工具。 结束设置。 全程编译前约束项目设置： 选择FPGA目标芯片；选择配置器件的工作方式；选择配置器件和编程方式；选择目标器件引脚 端口状态；选择确认Verilog语言版本。 全程综合与编译： 编译前首先选择Processing→Start Compilation命令，启动全程编译。 仿真测试： 打开波形编辑器；设置仿真时间区域；波形文件存盘；将工程CET1的端口信号节点选入波形编 辑器中； 编辑输入波形（输入激励信号）；总线数据格式设置和参数设置；仿真器参数设置；启动仿真器； 观察仿真结果。 引脚锁定： 选择Assignments→Assignment Editor命令，即进入Assignment Editor编辑窗口；双击TO栏的 《new》，选择Node Finder，单击List按钮找到并锁定引脚名。 编辑文件下载： 打开编程窗和配置文件；设置编程器，向FPGA下载文件；硬件测试。 【程序源代码】 module DFF2 (CLK,D,Q,RST); output Q; input CLK,D,RST; reg Q; always @(posedge CLK) if(RST==1) Q=0; else if(RST==0) Q=D; else Q=Q; endmodule 【写出测试结果】 【实验心得和体会】 在实验一中，我掌握了QUARTUSII 软件的安装及其基本操作，并且可以运用QUARTUSII 软件进行简单的软件设计，并且提高了自己的实践能力。这也增加了我对以后工作学习的信心。 《电子设计自动化》实验报告 2013～2014学年 第 二 学期 2011级 电子信息工程 专业 班级： 2011145 学号： 201114505 姓名：石盛迄 - 1 - 第 - 1 - 页 共 2 页