周军99基于FPGA的频率计设计答辩精要.ppt

答 辩 人：周 军 学 号专 业：计算机通信 指导教师：白海峰 基于FPGA的频率计设计 2014届本科毕业设计答辩—— 2014年6月 课题目的及意义 主要工作和基本内容 成果和结论 频率计演示 课题目的及意义 目的： 基于FPGA芯片，设计一款频率计。该频率计的测频范围为：10.0Hz～99.9MHz ，测量精度0.01% ，输入信号电平类型：LVTTL。 意义： 根据现有的等精度测频法和FPGA芯片进行了频率计设计的探索和尝试。学习和巩固了FPGA设计和VHDL的相关知识。 主要工作和基本内容 第1周 第2周 第3~8周 第10~13周 第14周 第15周 第16周 1、 学习相关资料，勾勒设计思路 2、 完成需求分析和总体设计方案 3、 完成硬件设计 4、 绘制电路原理图和PCB图，加工电路板 5、 完成软件设计 6、 频率计综合调试 7、 撰写毕业设计论文 一、主要工作： 主要工作和基本内容 二、基本内容： 1、总体方案设计 1-1 测频方案选择 常用测频方案 直接测频法：Fx=N/Tx 在规定时间内对被测信号的输入脉冲进行计数，频率值=计数值/时间。 等精度测频法： Fx=Fs×Nx/Ns 在一定时间内同时对标准信号和被测信号的输入脉冲进行计数，频率值=标准信号频率x被测计数值/标准计数值 主要工作和基本内容 1-2 总体设计框图 主要工作和基本内容 2、 硬件电路设计和模块级联 2-1 等精度计数模块设计及级联 等精度计数模块 D触发器 标准信号计数器 计数器 锁存器 被测信号计数器 等精度计数模块组成框图 主要工作和基本内容 2-1 等精度计数模块设计及级联 D触发器图形符号 D触发器波形仿真 主要工作和基本内容 标准信号计数器图形符号 标准信号计数器波形仿真 2-1 等精度计数模块设计及级联 主要工作和基本内容 被测信号计数器图形符号 被测信号计数器波形仿真 2-1 等精度计数模块设计及级联 主要工作和基本内容 锁存器图形符号 锁存器波形仿真 2-1 等精度计数模块设计及级联 主要工作和基本内容 等精度计数模块图形符号 等精度计数模块RTL图 2-1 等精度计数模块设计及级联 主要工作和基本内容 2-2 Nios II软核处理器的配置 Nios II CPU (Nios II Processor) JTAG调试模块 总线 Sysid外设 SDRAM控制器 EPCS控制器 JTAG UART 计数模块控制和数据PIO接口 外部蜂鸣器及指示灯控制PIO接口 LCD显示模块PIO接口 Nios II软核处理器实例 主要工作和基本内容 2-2 Nios II软核处理器的配置 配置Nios II软核处理器 主要工作和基本内容 2-3 PLL锁相环配置 PLL锁相环图形符号 输入频率inclk0：50.000MHz C0~C4输出频率 端口 倍频参数 相位 占空比（%） 输出结果(MHz) C0 2/1 0.00 50.00 100.00 C1 2/1 -73.00 0.00 100.00 C2 1/1 0.00 50.00 50.00 C3 1/2 0.00 50.00 25.00 C4 3/1 0.00 50.00 150.00 锁相环参数表 主要工作和基本内容 2-4 整体硬件模块级联 整体级联模块RTL图 主要工作和基本内容 2-5 硬件电路设计 层次化原理图绘制1 主要工作和基本内容 2-5 硬件电路设计 层次化原理图绘制2 主要工作和基本内容 层次化原理图绘制3 2-5 硬件电路设计 主要工作和基本内容 电路板PCB图设计 2-5 硬件电路设计 LCD1602A SDRAM EP4CE6F17C8 B G R RESET SIGN 主要工作和基本内容 3、 软件设计 初始化 开始 进入启动界面 发送计数使能信号 延时 发送计数停止信号 读取计数值 计算频率 送LCD1602A显示 计数器、锁存器清零 软件部分程序流程图 主要工作和基本内容 4、 频率计综合调试 以下是我用一个测量150M频率的实例说明系统综合调试后的整体效果： 调试中Console口接收数据 频率计的启动界面： 主要工作和基本内容 4、 频率计综合调试 根据计数值手动计算被测信号频率： 由等精度测频法频率计算公式： Fx=Fs×Nx/Ns 可得 Fx=504826830=149.9795829MHz 频率计同步显示的频率测量结果： 观察可知，根据等精度计数模块的计数值进行手动计算的结果，与频率计测量结果完全一致。 成果和结论 完成了基于FPGA的频率计的设计。