EDA_电子琴课程设计.docVIP

  1. 1、本文档共16页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA_电子琴课程设计,eda电子琴设计,eda电子琴,简易电子琴课程设计,单片机电子琴课程设计,电子琴课程设计,eda课程设计,eda交通灯课程设计,eda课程设计报告,eda课程设计题目

基于VHDL原理图及文本输入法 的简单电子琴电路的设计 1.1 课程设计目的 本课程设计主要是基于VHDL文本输入法设计乐曲演奏电路,该系统基于计算机中时钟分频器的原理,采用自顶向下的设计方法来实现,通过按键输入来控制音响或者自动演奏已存入的歌曲。系统由乐曲自动演奏模块、音调发生模块和数控分频模块三个部分组成。系统实现是用硬件描述语言VHDL按模块化方式进行设计,然后进行编程、时序仿真、电路功能验证,奏出美妙的乐曲(当然由于条件限制,暂不进行功能验证,只进行编程和时序仿真)。该设计最重要的一点就是通过按键控制不同的音调发生,每一个音调对应不同的频率,从而输出对应频率的声音。 1.2 课程设计内容 (1)(2)3)能够自动演奏多首乐曲,且乐曲可重复演奏。 1.3 课程设计原理 本课程设计目的在于灵活运用EDA技术编程实现一个简易电子琴的乐曲演奏,它要求在实验箱上构造一个电子琴电路,不同的音阶对应不同频率的正弦波。按下每个代表不同音阶的按键时,能够发出对应频率的声音。故系统可分为乐曲自动演奏模块(AUTO)、音调发生模块(TONE)和数控分频模块(FENPIN)三部分。系统的整体组装设1-1所示。 图1-1系统的整体组装设如AUTO模块的音符信号输出就是TONE模块的音符信号输入。.1 乐曲自动演奏模块 乐曲自动演奏模块的作用是产生8位发生控制输入信号。当进行自动演奏时,由存储在此模块的8位二进制数作为发声控制输入,从而自动演奏乐曲。 该模块的VHDL源程序主要由3个工作进程组成,分别为PULSE0,MUSIC和COM1。PULSE0的作用是根据键盘输入(自动演奏)的值(0或1)来判断计数器COUNT以及脉冲CLK2的输出值。部分源程序如下: PULSE0:PROCESS(CLK,AUTO) --工作进程开始 VARIABLE COUNT:INTEGER RANGE 0 TO 8; --定义计数器变量,值从0到8 IF AUTO=1THEN --键盘输入为1 COUNT:=0;CLK2=0; --计数器值指0,时钟信号为0 ELSIF(CLKEVENT AND CLK=1)THEN --时钟输入信号为1 COUNT:=COUNT+1; --计数器加1 当确定了时钟信号输出的值后,在第二个PROCESS中就可以由它控制8位发声控制输入信号了。即CLK2的值为0时,COUNT0为1。最后的COM1便是由前两个PROCESS所确定的COUNT0、AUTOINDEX2将8位的二进制数转化为音符信号的输出,达到自动演奏的目的。部分源程序如下: IF AUTO=0THEN CASE COUNT0 IS WHEN 0=INDEX0 --3 WHEN 4=INDEX0 --5 该模块最主要的用途就是将输入二进制数转化为发声控制输入,是产生音符的重要步骤, AUTO模块的源程序符号编辑图如图3-1。 图3-1 AUTO模块的符号编辑图 2.1.1乐曲演奏模块文本程序: --程序名称:AUTO.VHD --程序功能:采用VHDL语言编程产生8位发声控制输入信号。 --电子班 张目(12007243818)-- LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY AUTO IS PORT(CLK: IN STD_LOGIC; --系统时钟信号 AUTO: IN STD_LOGIC; --键盘输入/自动演奏 CLK2: BUFFER STD_LOGIC; --时钟输出 INDEX2: IN STD_LOGIC_VECTOR(7 DOWNTO 0); --键盘输入信号 INDEX0: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); --音符信号输出 END AUTO; ARCHITECTURE BEHAVIORAL OF AUTO IS SIGNAL COUNT0:INTEGER RANGE 0 TO 31; --

文档评论(0)

xingkongwd + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档