ARM异常中断以及对ARM异常返回地址的分析.pdfVIP

1、ARM7异常的分类 异常类型 具体含义 复位(Reset) 处理器的复位电平有效时，产生复位异常 未定义指令 当ARM处理器或协处理器遇到不能处理的指令时，产生未定义的指令异 (Undefined) 常，可使用该异常进行软件仿真 软件中断 该异常由执行SWI指令产生，可用于用户模式下的程序调用特权操作指 (SWI) 令。可使用该异常机制实现系统功能调用。 指令预取中止 处理器试图去执行一条被标记为预取无效的指令时，将产生指令预取中 (PrefetchAbort) 止异常 数据中止 它由Load/Store 产生，若处理器数据访问指令的地址不存在，或者是地 (DataAbort) 址不允许当前指令访问时，产生数据中止异常 外部中断请求 当处理器的外部中断请求引脚有效，且CPSR 中的I位为0时，产生IRQ (IRQ) 异常。系统的外设可通过该异常请求中断服务。 快速中断请求 当处理器的快速中断请求引脚有效，且CPSR 中的F 位为0时，产生FIQ (FIQ) 异常。 2、各异常分析 举个小例子，下面是一段ARM汇编代码： （后面的返回地址分析中将会用到此图） 地址 指令 0x3000 MOV r3,#1 0x3004 MOV r0,#0 0x3008 MOV r1,#1 0x300C MOV r2,#2 2、各异常发生时处理器的动作以及返回地址的计算 复位异常： R14_svc = UNPREDICTABLE value SPSR_svc = UNPREDICTABLE value if high vectors PC=0xFFFF0000 Else PC=0 复位异常是没有返回地址的，所以R14,SPSR 寄存器中的值是不确定的，复位后程序从 0者是0xFFFF0000处开始执行。 未定义指令异常： 发生原因： 当ARM 处理器执行协处理器指令时，需等待外部协处理器响应后才 能够执行指令，如果没有协处理器响应，未定义指令异常中断出现。 （If the ARM processor executes a coprocessor instruction, it waits for any external coprocessor to acknowledge that it can execute the instruction. If no coprocessor responds, an Undefined Instruction exception occurs） // 摘自 ARMArcitecture Reference Manual(1) P57 处理器动作伪代码： R14_und = address ofnextinstruction afterthe Undefined instruction . SPSR_und = CPSR …. …. Ifhigh vectorsconfigured then PC=0xffff0004; Else PC=0 返回地址： MOV PC，R14 返回地址分析：假设在执行地址为0x3000处的指令时，由于ARM7 是三级流 水线结构，所以此时PC 的值实际上为0x3000+8=0x3008,而当进入异常时ARM7 处理器将 R14_und 中的值保存为 address of next instruction after the Undefined instruction ，即 R14_und=0x3004,