2008~2009第1学期潘名莲第2章.pptVIP

①字长： ②指令数： ③运算速度： ④访存空间： 1KB=1024B，1MB=1024KB，1GB=1024MB ⑤高速缓存 ⑥虚拟存储空间：一个速度接近内存却具有外存容量的假想存储器 1 、最小方式及8282、8286的应用 (2) 8282的应用：8位带锁存器的单向不反相三态缓冲器 1、 8086最小方式下的总线读操作时序： 2、 8086最小方式下的总线写操作时序 系统的复位与启动操作： （参见P42：RESET引脚） 2.2.8 存储器组织 1、存储器的标准结构 ⑥ ALE（Address Lock Enable）:地址锁存允许(输出,高电平有效) ⑦ DEN（Data Enable）:数据允许(输出，低电平有效，三态) ⑧ DT/R (Data Transmit/Receive）:数据收/发控制信号(输出,三态)， 2.2.4 8088与8086的比较 ： ① 外部数据总线的差别 ② 指令队列容量的差别 ③ 引脚特性上的差别 2.2.5 8086的时钟和总线周期概念 ： CPU执行的操作在时钟脉冲同步， 按时序一个节拍一个节拍地执行 通常可由8284A向8086提供5MHZ的时钟信号 1、8284时钟信号发生器 X1/X2外接晶振和电阻，作为振荡源； 3分频为8086提供约5MHZ时钟 RES外接复位信号（上电/手动）,经8284同步,为8086提供RESET复位信号 RDY外接存储器等的准备好请求,经8284同步,为8086提供READY复位信号 主频：CPU的工作频率 2. 总线周期： 时钟周期T：由CPU主频决定的CPU基本时间计量单位 总线周期：CPU访问一次存储器或I/O所花的时间 定义： 例：8086主频=5MHz,T=200ns， 一个基本的总线周期由4个T组成 2.2.6 8086/8088的工作方式 最小方式：系统中只有一个微处理器； 最大方式中系统中，至少有两个微处理器 (1)最小方式 图2.8 即为8086在最小模式下的典型配置: 一部分 控制总线 A19~A0及BHE D15~D0 (3)8286的应用：8位双向三态不反相的缓冲器 一部分 控制总线 A19~A0及BHE D15~D0 2.2.7 8086/8088的总线操作时序 8086执行访问存储器或I/O接口、或装填指令队列，都需要执行一个总线周期，进行总线操作。 时序是计算机操作运行的时间顺序。CPU执行的操作在CLK的同步下，按时序一个节拍一个节拍地执行。 EPROM 芯片Intel 2716读时序：已知tACC= 450 ns 3、8088的总线读/写时序 A15~A8是地址线而不是地址/数据复用线 这8位地址信号从T1~T4都有效，所以不需锁存 读写总线周期中的TW: 插入一个TW后, 读周期中，8086滞后1个T读入数据 写周期中，有效数据的保持时间延长1个T I/O端口读写周期：T1期间只发出16位地址信号， 而A19~A16为0；而存储器读写周期，发20位地址信号 存储器与I/O端口读写周期的区别： 为区分I/O和存储器读写，最小模式下:M/IO有效电平不同 32位数，指针数据： 图中：3ED5:0043H 规则字/非规则字： 存放特点 访问时间 存储器单元按字节组织排列 每个存储器单元对应 唯一的实际地址 偶数库地址范围:00000H、00002H ~ FFFFCH、FFFFEH(共512K) 奇数库地址范围:00001H、00003H ~ FFFFDH、FFFFFH(共512K) * * 第2章 IA-32结构微处理器及其体系结构 2、1 微处理器的性能指标： 简介： 1、8086/8088微处理器是Intel公司推出的第三代CPU芯片。 2、8086微处理器的一般性能特点： 3、8088微处理器，对外的数据线只有8位,是为了方便地与 8位I/O接口芯片相兼容。(P43) 22页 2.1 16位微处理器 8086 编程结构：如图2－1所示是8086/8088CPU的内部功能结构。从功能上来看，8086/8088CPU可分为两部分，即总线接口部件BIU和执行部件EU。 2.1.1 8086的编程结构 功能：负责指令的执行。 包括、 ①运算器： ②通用寄存器组： ③ EU控制单元： 1、 执行部件（EU）: 功能： 根据EU的请求，执行CPU对存储器或I/O接口总线操作：存储器读/写（取指或数据）或I/O接口的读写。 2、总线接口部件（BIU）: 组成： ① 6字节指令队列缓冲器: EU与BIU按并行方式重叠操作