一种减少杂散的直接数字频率合成器改进结构.pdfVIP

维普资讯 第 3z卷第 2期 傲 电 子 学 Vol32．№ 2 2002年 4月 M icroetectronic[ Apr 2002 立章编号 ：]004—3365(2002)O2—01】703 一 种减少杂散的直接数字频率合成器改进结构 单 鸣，李 元 ，谈宜育 【南京大学 电于科学与工程囊 ．江苏 南京 2]0093) 摘 要： 直接数字式频率合成嚣(DDS)是一种奎数字器件，它不可避免地会引^杂散信号。杂散 多且较难预知 一直是 限制 DDS应 用的主要 因素。文章对 DDS的杂散进行 7分析 ，并 采用 Verilog HDL，设计 了一种减少杂散的DDS改进结构 Matlab分析结果表明，所设计的 DDS杂散波明显减 少 ，信 嗥 比提 高 了36dB。 关键词 ： 直接数字式频率合成嚣；频率合成；相位截断误差 ；VerilogHDL 中图分类号 ： TN431．2 文献标识码 ： A AnImprovedDirectDigitalSynthesizerwith ReducedSpuriousNoise SHAN M ing，LIYuan，TAN Yi—yu (DeptElectr~ irsandScienceEngtneertng．NanjtngUnivers0 ·N g-Jiang~ 210093，P R．Ch,na) Abstract： Directdigitalfrequencysynthesizer (DDS)isadigitalsystem ．soitinevitablyhasspuriousnoise， whichisthekey~actorlimitingtheapplicationo5DDS Inthispapertananalysisofthespuriousnoisem DDSis made-An improved DDS structure with reduced spurious noise is designed by using Verilog HDL tan— guage．SimulationbyM atlabindicatesthatthespuriousnoiseintheDDSdecreasesevidentlytandthesignal—to— noiseratio (SNR)isincreasedby36dB． Keywords： Direct~digita[frequencysynthesizer；Frequencysynthesis；PhasetFUncstionerror；Veri[ogHDL EEACC ： 1Z65B 的影响 J，指出： 1)DDS的相位舍位误差的频谱 由 【1)式决定 ： 钰竺字 x 随着现代通讯技术的发展 ，对频率合成技术的 s()一∑ ∑ ， 要求 (带宽、分辨率、转换速度等)不断提高 。直接数 一 一‘，—。7_ )“… 一 一 字频率合成器 (DDS)以它超宽的相对带宽、超高的 一墨神耋I：一—]一…十 ㈩ 频率转换速度、超细的分辨率，以及相位的连续性、 可 以输出宽带的正交信号、可编程、全数字化、便于 式中， 为输入的系统时钟频率；” 为时钟角 单片集成等优越性能，得到了广泛