EDA技术及应用设计报课程设计-基于Verilog语言的调频输出器设计.doc

宜兴工程学院， 电气与电子信息工程学院 《EDA技术及应用》 设计报告 名 称： 基于Verilog语言的调频输出器设计 　　　专业名称：　 电气工程及其自动化 班 级： 11级电气工程及其自动化（1）班 　　　学　　号：　　 　 　 姓 名： 同 组 人： 指导教师： 设计时间： 2014年9月15日——9月26日 设计地点： 3号楼 404教室 任务书 设计题目： 基于Verilog语言的调频输出器设计 教学院： 电气学院 专业班级：11级电气本一 学生姓名： 学号： 201140220113 指导教师： 邓彬伟 1．主要内容 1）设计一个6位频率计，输出为100KHz的固定任意波形。测量结果用6个数码管显示，基准时钟频率为50MHz； 2）精度要求达到100KHZ+500KHZ,只显示测量结果。 3）频率计只设一个复位键，按下该键（reset=0）系统复位，释放该键（reset=1）系统工作，测量并显示结果； 4）用Verilog HDL实现上述要求的频率计。 2．基本要求 设计报告：不少于5000字，Ａ４幅面，统一复印封面。 封面、设计任务书 目录 1）系统设计原理说明及实现方案论证；（综述、任务详解及设计思路等） 2）系统硬件设计； 3）系统软件设计； 4）系统调试；（调试步骤、方法及调试过程中的问题及如何解决等） 5）结果分析及展望；（最后的结果成功点和不足之处、总结及改进等） 附录---参考文献 3．进度安排 设计各阶段名称 起 止 日 期 1 查阅DDS原理相关资料 2014.9.15 --- 2014.9.16 2 讲解DDS原理，verilog程序语言等 2014.9.17 --- 2014.9.18 3 锁存器原理与数码显示程序的讲解 2014.9.19 --- 2014.9.22 4 硬件与软件设计，程序调试，撰写报告 2014.9.23 --- 2014.9.24 5 完善报告，答辩 2014.9.25 --- 2014.9.26 4、设计考核办法与成绩评定 根据过程、报告、答辩等确定设计成绩，成绩按得分0～100分，可分为优、良、中、及格、不及格五等。 评定项目 基本内涵 分值 设计考勤 考勤、自行设计、按进度完成任务等情况 10 设计调试 软硬件调试过程及完成情况 50 设计答辩 回答问题等情况 10 设计报告 完成情况、报告规范性、创新性、雷同率等情况 30 90～100分：优；80～89分：良；70～79分：中；60～69分，及格；60分以下：不及格 5．主要参考文献 [1]潘松,黄继业.EDA技术与VHDL（第2版）[M].北京:清华大学出版社,2007. [2]康华光.电子技术基础数字部分（第五版）[M].高等教育出版社，2006. [3]全国大学生电子设计大赛竞赛组委会编.第五届全国大学生电子设计竞赛获奖作品选编[M].北京理工大学出版社，2003. [4] 全国大学生电子设计大赛竞赛组委会编.全国大学生电子设计竞赛获奖作品选编（2003）[M].北京:北京理工大学出版社，2005. [5]全国大学生电子设计竞赛湖北赛区组委会编 电子系统设计实践[M].湖北:华中科技大学出版社，2005. 教研室主任： 胡学芝 2014年9月 1 日 摘 要 数字信号发生器是数字信号处理中不可缺少的调试设备，在生产生活中的应用非常广泛。本文所设计的内容就是基于Altera公司的现场可编程门阵列（FPGA）实现数字信号发生器的设计，FPGA具有密度高，功耗低，体积小，可靠性高等特点，设计时可以不必过多考虑具体硬件连接。 本文论述了利用FPGA进行调频，设计了一个6位数字显示的固定频率计。它采用Verilog/VHDL硬件描述语言编写程序，在Quartus II软件开发集成环境下进行仿真，包括设计输入、编译、软件仿真、下载和硬件仿真等全过程。软件