数电复习大纲.ppt

1.研究对象：输入-输出间的逻辑关系。 2.采用二进制：二元函数，两种状态，用0、1表示 3.分析工具：逻辑代数 4.表达方式：真值表、逻辑表达式、逻辑图、卡诺图、时序图（波形图）、状态图等。 5.分类：组合逻辑电路-逻辑门电路 时序逻辑电路-触发器 设计：根据实际逻辑问题（控制要求），设计出满足要求的最简的逻辑电路图。 真值表 电路功能描述 逻辑表达式或卡诺图 最简与或表达式 逻辑变换 逻辑电路图 P194 习题4.2.3 竞争和冒险产生的原因 半加器和全加器的设计 3、常用组合逻辑功能器件 实现编码操作的电路称为编码器。 编 码 器 N个需编码的信息 n位二进制码（2n≥N） ①编码器 优先编码器 ②译码器 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 译 码 器 n位二进制码 N个译码出的信息N≤ 2n 二进制译码器：74LS138（3/8译码器） 二-十进制译码器：4/10线 显示译码器：驱动显示器件如数码管 共阴、共阳？ 应用：实现逻辑函数（例5）、作数据分配器 3/8译码器 74LS138 ③数据选择器 按要求从多路输入中选择一路输出。 D0 D1 D2 D2n-1 Y n位通道选择信号 数据选择器 用数据选择器实现逻辑函数 集成数据选择器74151：八选一数据选择器 ①将函数变换成最小项表达式 ②根据最小项表达式确定各数据输入的二元常量 ④比较器 ⑤算术运算电路：加法器(数字电子电路中最基本的运算电路） 三、时序逻辑电路 时序电路的特点 时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。 触发器是构成时序逻辑电路的基本单元。 1、锁存器和触发器 逻辑功能、触发方式 锁存器：电平触发 触发器：脉冲沿触发 触发方式： 边沿触发 主从 ﹥C Q Q ﹥C Q Q CP上升沿翻转 CP下降沿翻转 Q Q C Q Q CP上升沿翻转 CP下降沿翻转 ∟ ∟ ∟ ∟ 逻辑功能： RS触发器：Qn+1=S+RQn，其约束条件为：RS＝0 JK触发器： Qn+1=JQn+KQn D触发器： Qn+1=D T触发器： Qn+1=TQn+TQn T＇触发器： Qn+1=Qn 触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等5种方式来描述。其逻辑功能可以相互转换。 置0、置1和保持 置0、置1、保持、翻转 置0、置1 P241 习题5.4.6；5.4.8 5.4.9 5.4.10 ① 时序电路逻辑功能的表示方法 时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。 1）逻辑方程组： 特性方程：描述触发器逻辑功能的逻辑表达式。 驱动方程：（激励方程）触发器输入信号的逻辑表达式。 时钟方程：控制时钟CP的逻辑表达式。 状态方程：（次态方程）次态输出的逻辑表达式。 驱动方程代入特性方程得状态方程。 输出方程：输出变量的逻辑表达式。 2、时序电路的分析和设计方法 2）状态（真值）表： 表明输出Y、次态Qn+1与输入X、现态Qn逻辑关系的表格。 3）状态图： 4）时序（波形）图 表明状态转换规律及相应输入、输出取值关系的图形。 ② 时序电路逻辑功能的分类 同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。 异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。在分析时必须注意，触发器只有在其CP端的信号有效时，状态才可能改变，否则状态保持不变，因此必须确定各CP端是否有触发信号作用。 ③ 同步、异步时序逻辑电路的分析方法 电路图 特性方程、时钟方程、驱动方程、输出方程。 状态方程 状态图 判断电路逻辑功能 1 2 3 5 4 状态表或 时序图 P319 习题6.1.5 6.2.2；6.2.3 6.2.4 6.4.3 ④同步时序电路逻辑电路的设计方法 设计要求 原始状态图 最简状态图 画电路图 检查电路能否自启动 1 2 4 6 列状态真值表、选触发器，求时钟、输出、状态、驱动方程 5 状态分配 3 化简 P319 习题6.3.2 6.3.5 存在无效状态时 3、常用时序逻辑功能器件 计数器 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。 二进制计数器、非二进制计数器 加法计数器、减法计数器、可逆计数器 同步计数器、异步计数器 按CP脉冲输入方式： 按计数规律： 按计数的