微机原理与接口技术 教学课件 作者 周鹏 第6章输入输出接口.ppt

概 述 6.3 外部设备 I/O 接 口 5.4 程序查询方式 程序中断方式 5.6 DMA 方式 (3) 数据传送过程（输入） BR 设备 DMA 控 制 逻 辑 中 断 逻 辑 AR WC DAR DMA接口 主 存 CPU +1 +1 DREQ ② HRQ ③ HLDA ④ 地址线 ⑤ DACK ⑥ ① 数据线 ⑦ 溢出信号 中断请求 AR WC +1 +1 BR BR BR BR BR BR BR 设备 DMA 控 制 逻 辑 中 断 逻 辑 AR WC DAR DMA接口 主 存 CPU +1 +1 DREQ ② HRQ ③ HLDA ④ 地址线 ⑤ DACK ⑥ ① 数据线 ⑦ 溢出信号 中断请求 AR WC +1 +1 (4) 数据传送过程（输出） BR BR BR BR (5) 后处理 校验送入主存的数是否正确 是否继续用 DMA 测试传送过程是否正确，错则转诊断程序 由中断服务程序完成 2. DMA 接口与系统的连接方式 DMA 接口1 DMA 接口2 DMA 接口n CPU … 主存 DMA响应 I/O总线 数据线 地址线 DMA请求 (1) 具有公共请求线的 DMA 请求 (2) 独立的 DMA 请求 DMA 接口1 DMA 接口2 DMA 接口3 CPU 主存 DMA响应1 DMA请求1 DMA响应2 DMA请求2 DMA响应3 DMA请求3 I/O总线 数据线 地址线 3. DMA 方式与程序中断方式的比较 (1) 数据传送 (2) 响应时间 (3) 处理异常情况 (4) 中断请求 (5) 优先级 中断方式 DMA 方式 程序 硬件 指令执行结束 存取周期结束 能 不能 低 高 传送数据 后处理 四、DMA 接口的类型 1. 选择型 在 物理上 连接 多个 设备 在 逻辑上 只允许连接 一个 设备 设备地址寄存器 控制状态寄存器 数据缓冲寄存器 主存地址寄存器 时序电路 字计数器 DMA接口 CPU 主存 设备 1 设备 2 设备 n 选 择 线 . . . 系统总线 2. 多路型 在 物理上 连接 多个 设备 在 逻辑上 允许连接 多个 设备同时工作 设备 设备 设备 DMA 接口 CPU 主存 … 链式 设备 设备 设备 DMA 接口 CPU 主存 … 独立请求式 3. 多路型 DMA 接口的工作原理 T4 T6 T7 T2 为磁盘 服务 T5 T8 T3 为磁带 服务 为打印 机服务 T1 5μs DMA 请求 打印机 t DMA 请求 DMA 请求 DMA 请求 45μs 磁带 t DMA 请求 DMA 请求 DMA 请求 DMA 请求 30μs 磁盘 t 第12章　DMA控制器8237A DMA是指将外设的数据不经过CPU直接送入内存储器，或者从内存储器不经过CPU直接送往外部设备。12.1　DMA控制器概述12.1.1　DMAC的结构与作用图12－1是DMAC的内部结构与外部连接示意图（见下页）。 作为总线主模块时，DMA控制器必须完成以下功能：·能够响应外设的DMA请求，使CPU暂停工作，接管总线控制权。·能够按节拍提供外设和存储器工作的各种控制信号。·提供存储器地址。 当DMA控制器在进行DMA过程的控制时，称为处于DMA周期。而在不进行DMA传输时，称为空闲周期。12.1.2　DMAC内部的寄存器 在DMAC的内部，有若干个寄存器：·地址寄存器：存放DMA传输时存放IO数据的存储单元地址； ·字节计数器：存放DMA传输的字节数；·控制寄存器：存放由CPU设定的DMA传输方式，控制命令等；·状态寄存器：存放DMAC当前的状态，包括有无DMA请求，是否结束等。 图12-1 DMAC的内部结构与外部连接示意图 12.2　Intel 8237A概述12.2.1　8237A的特点本节略，内容详见课本。12.2.2　8237A的引脚 8237A采用40引脚双列直插封装（见下页图12－2）。8237A的引脚主要围绕其二种工作状态而设置，有一些引脚在两种状态下都有用，而有些则是专用的。1．与DMA周期有关的引脚：CLK：时钟输入信号。DREQ0～DREQ3，DACK0～DACK3：DMA请求及响应信号。HRQ，HLDA：保持请求和响应信号。A7～A0：低8位地址。其中A3～A04位是双向地址，因为