微机原理与接口技术 教学课件 作者 周鹏 第3章存储器接口.ppt

微机原理与接口技术 教学课件 作者 周鹏 第3章存储器接口.ppt

  1. 1、本文档共122页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第3章 存储器接口 3.1 概 述 3.2 主存储器 3.5 高速缓冲存储器 3.6 辅助存储器 2.98C64A的引脚 98C64A芯片容量为8K×8bit,引脚如下图所示 3.98C64A的工作过程 (1).数据读出: CE=0,OE=0,WE=1时,就可从选中的存储单元中将数据读出。 (2).编程写入: 编程写入98C64A有两种方式:字节写入和自动页写入。 字节写入方式一次写入一个字节的数据。每写一个字节,要等到READY/BUSY端的状态由低电平变为高电平后,才能开始下一个字节的写入。 98C64A的编程写入时序如下页图3-11.CE=0,OE=1时,在WE端加上100ns左右负脉冲,可将数据写入指定存储单元。 另一种编程方式称为自动页写入。它一次写完一页,每写完一页判断一次READY/BUSY端的状态。 (3).擦除 擦除和写入是同一种操作,只不过擦除总是向单元中写入“FFH”。 4. EEPROM (多次性编程 ) 电可擦写 局部擦写 全部擦写 5. Flash Memory (快擦型存储器) 比 E2PROM快 EPROM 价格便宜 集成度高 EEPROM 电可擦洗重写 具备 RAM 功能 五、存储器与 CPU 的连接 1. 存储器容量的扩展 (1) 位扩展 (增加存储字长) 用 2片 1K × 4位 存储芯片组成 1K × 8位 的存储器 10根地址线 8根数据线 D D ?? ?? D 0 4 7 9 A A 0 ??? 2114 2114 CS WE 3.3 存储器接口电路 半导体存储器分类 一:半导体存储器的特点。 1.RAM的分类及特点 (1)双极型RAM:存取速度高,集成度低,功耗大,成本 高 (2)MOS型静态RAM:集成度、功耗介于双极型RAM与 动态RAM之间,不需要刷新 (3)MOS型动态RAM的特点:必须定时刷新,集成度高, 功耗低,价格便宜 2.ROM的分类及特点 (1)掩膜型ROM:厂家写入,用户只读。 (2)可编程PROM:用户可编程写入一次。 (3)紫外光擦除可编程EPROM:可多次擦写,擦除须用紫 外光。 (4)电可擦除的可编程EPROM(EPROM):可用电信号多 次擦写。 二:半导体存储器的技术指标 1.存储容量 存储器容量(S)=存储单元数(p)×数据位数(i) 数据位数(i)一般等于芯片数据线的根数;而存储单元个数(p)与存储器芯片的地址线条数(k)有如下关系:p=2k。 2.存取速度 存取速度用二个指标来衡量:存取时间和存储周期。 存取时间是指从CPU给出有效的存储器地址来启动一次存储器读写操作,到该操作完成所经历的时间。 存储周期则是指连续两次访问存储器之间所需的最小时间间隔。存储周期等于存取时间加上存储器的恢复时间。 3.3.1 静态读写存储器SRAM 1.工作原理 静态读写存储器(SRAM)存储单元的内部结构如图3-1所示,见下页: 图3-1 SRAM 存储单元的内部结构 2.SRAM芯片介绍 6264是8K×8的SRAM芯片,其引脚如下图所示。 6116是2K×8芯片,其引脚如下图所示。 3.SRAM的读写时序 存储器读周期时间tRC=读取时间tAA+读恢复时间tRS。二次读操作之间的时间间隔不应小于存储器读周期时间。 存储器读时序图 存储器写周期的时序与读周期类似见下图。 写周期时间tWC=地址建立时间tAW+写入脉冲宽度tWP+恢复时 间tRS 3.3.2 动态读写存储器DRAM 1.工作原理 单管动态读写存储器的工作原理如下图所示。 2.DRAM芯片介绍 2164A是容量为64K×1位的动态随机存储器芯片,其外部引脚如下图所示。 DRAM采用行地址和列地址来确定一个单元,相应片内地址划分为行地址和列地址两组,行列地址共用一组地址信号线分时传送。 2164A的数据线有二根:用于输入的Din和用于输出的Dout。 RAS为行地址选通信号,利用该信号将行地址锁存到芯片内部的行地址缓冲寄存器。 CAS为列地址选通信号。利用该信号将列地址锁存到芯片内部的列地址缓冲寄存器。 工作时地址总线上先送上行地址,后送上列地址,它们分别在RAS和CAS有效期间被锁存在锁存器中。 3.DRAM芯片的读写过程 1.数据读出 DRAM数据的读出时序如图3-2所示(见下页) 图3-2 2.数据写入 DRAM数据写入过程如图3-3所示(见下页)

文档评论(0)

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档